



Design of a three-stage amplifier with Miller cascode compensation and damping current control

Mohsen Roshanaei^{*1}, Akbar Asgharzadeh²

1. MSc. in Electrical Engineering, Faculty of Electrical Engineering, Shahid Beheshti University, Tehran, Iran

2. Assistant Prof., Department of Telecommunications, Faculty of Electrical Engineering, Dabos Aja University, Tehran, Iran

Key words:

*Wide capacitive load
Transconductance amplifier
Cascode frequency
compensation
Damping current
Quality factor
Transitional guidance*

Abstract

This paper presents a frequency compensation method for three-stage amplifiers capable of driving capacitive loads in the picofarad to nanofarad range. By using the Miller cascode compensation method, the frequency of the non-dominant mixed pole is effectively increased and the physical dimensions of the compensation capacitors are also reduced. A loop is introduced to control the internal damping current to adapt this current when the capacitive load capacitance C_L changes significantly. This loop determines how much current should be injected into the corresponding parasitic node to control the mixed pole quality factor in such a way that the frequency peak in the gain curve and the settling time of the proposed amplifier do not affect the closed-loop step response. Also, a zero in the left half plane (LHP) is introduced to increase the phase margin and a feedforward transconductance stage is placed in parallel to it to improve the slew rate (SR). Simulations performed in 0.18 μm CMOS technology confirm that this amplifier can handle a capacitive load of 300 picofarads to 2 nanofarads with a minimum bandwidth of 1.43 MHz and a phase margin of 41 degrees, while the nominal supply voltage is 1 V and the power consumption is 14.3 μW .

* Corresponding author E-mail: roshanaiemohsen@gmail.com



طراحی تقویت کننده سه طبقه با روش جبران سازی کسکود میلر و کنترل جریان میرایی

محسن روشنائی^{۱*}، اکبر اصغر زاده^۲

۱- کارشناس ارشد برق، دانشکده برق، دانشگاه شهید بهشتی، تهران، ایران

۲- استادیار گروه مخابرات دانشکده برق دانشگاه دافوس آجا، تهران، ایران

*Corresponding Author's E-mail : roshanaiemohsen@gmail.com

واژگان کلیدی

چکیده

این مقاله یک روش جبران فرکانسی برای تقویت کننده‌های سه طبقه را ارائه می‌دهد که توانایی هدایت بار خازنی در بازه‌ی پیکوفاراد تا نانوفاراد را دارد. با استفاده از روش جبران سازی کسکود میلر، فرکانس قطب مختلط غیر غالب به طور مؤثر افزایش می‌یابد و ابعاد فیزیکی خازن‌های جبران سازی نیز کاهش می‌یابد. یک حلقه به جهت کنترل جریان میرایی داخلی جهت انطباق این جریان هنگامی که ظرفیت بار خازنی C_L به طور قابل توجهی تغییر می‌کند، معرفی شده است. این حلقه تعیین می‌کند که چه میزان جریان باید به گره پارازیتی مربوطه تزریق شود تا ضریب کیفیت قطب مختلط به گونه‌ای کنترل شود، که پیک فرکانس در نمودار بهره و زمان نشست تقویت کننده پیشنهادی در پاسخ پله حلقه بسته تأثیر گذار نباشد. همچنین، یک صفر در نیم صفحه چپ (LHP) جهت افزایش حاشیه فاز ایجاد می‌شود و یک طبقه ترانسانایی فیدفوروارد به موازات آن قرار می‌گیرد تا نرخ چرخش (SR) را بهبود بخشد. شبیه سازی صورت گرفته در فناوری ۰/۱۸ میکرومتر در فناوری CMOS تأیید می‌کند که این تقویت کننده می‌تواند بار خازنی ۳۰۰ پیکوفاراد تا ۲ نانوفاراد را با حداقل پهنای باند ۱/۴۳ مگاهرتز و حاشیه فاز ۴۱ درجه تحمل کند، در حالی که ولتاژ تغذیه اسمی ۱ ولت و توان مصرفی ۱۴/۳ میکرووات است.

بار خازنی گسترده
تقویت کننده ترانسانایی
جبران سازی فرکانسی
کسکود
جریان میرایی
ضریب کیفیت
هدایت انتقالی

۱- مقدمه

با این حال، از آنجایی که امپدانس خروجی MOSFET به دلیل اثر مدولاسیون کانال در فناوری‌ها پیشرفته CMOS، کاهش بیشتری نسبت به فناوری‌های قدیمی‌تر دارد، دستیابی به بهره ولتاژ بالا برای تقویت کننده‌های یک طبقه با طراحی‌های سنتی دشوار است. در این خصوص، برخی روش‌ها برای افزایش بهره ولتاژ تقویت کننده‌های یک طبقه مانند تقویت مقاومت

تقویت کننده یک طبقه، در فناوری‌های پیشین CMOS، به دلیل سرعت بالا و ویژگی‌های پایداری ذاتی خوب، یکی از بهترین انتخاب‌ها به جهت پردازش دقیق سیگنال‌های آنالوگ بود. همانگونه که در [۱] نشان داده شده است، یک تقویت کننده کسکود تلسکوپی یک طبقه می‌تواند با طول ۰/۸ میکرومتر در فناوری CMOS به بهره ولتاژ تا ۱۰۰ دسی‌بل در فرکانس پایین دست یابد.

طرح های دیگر، مانند [۲۰] و [۲۱]، یک صفر فعال در تقویت کننده چند طبقه تعبیه شده است تا فرکانس قطب غیر غالب را برای درایو یک بار خازنی بسیار بزرگ گسترش دهد. این روش ها می توانند با افزایش حاصل ضرب مقدار بار خازنی و فرکانس بهره واحد، به عملکرد سیگنال کوچک بهتری دست یابند. با این حال، این روش ها به دلیل بزرگ بودن ضریب کیفیت قطب مختلط، هنگامی که ظرفیت بار به طور قابل توجهی کاهش می یابد، نمی توانند مشکل پیک فرکانس در نمودار بهره را برطرف کنند [۲۲]. در نتیجه، در پاسخ پله، یک نوسان با فرکانس بالا ظاهر می شود و برای مدت زمان طولانی ادامه می یابد [۱۷].

اکثر طرح های جبران سازی فرکانس موجود برای تقویت کننده های سه طبقه بر به حداکثر رساندن عملکرد برای یک مقدار واحد از بار خازنی C_L (به ویژه C_L بزرگ) تمرکز دارند تا به معیار شایستگی^۵ بهتری دست یابند. با این حال، ظرفیت بار می تواند بسته به کاربردهایی مانند هدفون، نمایشگر کریستال مایع^۶ یا حسگرهای خازنی سیستم های میکروالکترومکانیکی^۷ در محدوده پیکوفاراد تا نانوفاراد تغییر کند [۲۳] تا [۲۵]. به عبارت دیگر، یک تقویت کننده با قابلیت بارگذاری بار خازنی گسترده می تواند کاربردهای بیشتری پیدا کند و به راحتی در محیط های مختلف قابل استفاده مجدد قرار گیرد. در نتیجه، هنگامی که ظرفیت بارگذاری متفاوت است، نیازی به طراحی تقویت کننده به صورت موردی نیست، که این امر برای کوتاه کردن روند طراحی و صرفه جویی در هزینه تولید مفید است. روش گسترش محدوده بار خازنی برای تقویت کننده های دو طبقه در [۲۶] مورد مطالعه قرار گرفته است. در مقایسه با تقویت کننده های دو طبقه، اطمینان داشتن از پایداری تقویت کننده های سه طبقه دشوارتر و گسترش محدوده ی بار خازنی آن ها با چالش های جدی تری روبرو است. اگرچه در برخی مطالعات گزارش شده است که برخی از تقویت کننده های سه طبقه با پهنای باند وسیع، قابلیت درایو بالا برای بارهای خازنی بزرگ دارند [۲۱] و [۲۷]، ولیکن یافتن طرح های تقویت کننده ای که توانایی درایو بار خازنی در محدوده پیکوفاراد و نانوفاراد را با توان مصرفی کم و ناحیه فعال کوچک ترکیب کنند، دشوار است [۲۸] و [۲۹].

جبران سازی کسکود میلر در حلقه فیدبک خارجی به گسترش فرکانس قطب مختلط غیر غالب کمک می کند و ابعاد فیزیکی خازن های جبران سازی نیز کاهش می یابد. ضریب کیفیت جفت قطب مختلط توسط حلقه فیدبک داخلی به صورتی کنترل می شود که پاسخ فرکانسی را بهبود بخشد و زمان نشست

خروجی، تقویت هدایت انتقالی (G_m) و آشناری^۱ کردن چندین طبقه با بهره کوچک پیشنهاد شده اند [۲] تا [۴]. طراحان در این ساختارها همواره در پی ایجاد مصالحه ای میان بهره ولتاژ، پایداری، دامنه خروجی و توان مصرفی هستند. مهم تر از آن، غالب این ساختارها نمی توانند بهره ولتاژ بالای مورد نیاز (بیشتر از ۱۰۰ دسی بل) را برای کاربردهای با دقت بالا که نیاز به اندازه گیری دقیق دارند، ارائه دهند.

اتصال آشناری چندین طبقه بهره، ایده مناسبی جهت دستیابی به بهره ولتاژ بالا است؛ زیرا این روش به طور بالقوه از نظر توان مصرفی با ولتاژ تغذیه پایین، بهینه است. یکی از مسائل اساسی در تقویت کننده های چند طبقه، پایداری حلقه بسته است. به طور کلی، حداقل سه قطب در تابع انتقال یک تقویت کننده سه طبقه وجود دارد. اگر قطب ها و صفرها به طور نامناسب توزیع شوند، تقویت کننده چند طبقه با مشکل پایداری حلقه بسته مواجه می شود [۵].

در رابطه با معیارهای پایداری، به طور معمول می توان آن را با پارامترهای حاشیه فاز^۲ یا حاشیه بهره^۳ در نمودار پاسخ فرکانسی برای طراحی تقویت کننده های یک طبقه و دو طبقه نشان داد. با این حال، تحلیل پایداری تقویت کننده های چند طبقه به دلیل وجود قطب های مختلط در توابع انتقال مرتبه بالا، پیچیده تر از تقویت کننده های یک طبقه یا دو طبقه است [۶]. علاوه بر این، مشخصات کلیدی (به عنوان مثال پهنای باند، حاشیه فاز و حاشیه بهره) به طور معمول به روش جبران سازی فرکانس و مقدار بار خازنی C_L وابسته هستند.

چندین طرح جبران سازی برای تقویت کننده های سه طبقه در چند دهه گذشته گزارش شده است [۷] تا [۱۹]. جبران سازی میلری تودرتو^۴ به عنوان یکی از کلاسیک ترین روش های تقسیم قطب برای جبران سازی فرکانس تقویت کننده سه طبقه شناخته می شود. ایده اصلی ساختار NMC این است که چندین طبقه بهره به صورت خازنی ترکیب شوند تا تقسیم قطب صورت گیرد [۷]. با این حال، کاهش پهنای باند، که به طور عمده ناشی از خازن میلر بوده و مزایای این روش را کاهش می دهد. جهت مقابله با این مشکل، طرح های جبران سازی دیگری مبتنی بر NMC پیشنهاد شده اند [۸] تا [۱۴]. که برخی از آن ها می توانند پهنای باند را در مقایسه با روش سنتی NMC تا ده برابر افزایش دهند. به طور کلی، این روش ها یا خازن داخلی میلر را حذف کردند یا حلقه جبران سازی بیرونی را با روش های پیشرفته تر [۱۱] تا [۱۵] جایگزین کردند تا فرکانس قطب مختلط (ω_0) را گسترش دهند. در برخی

⁵ Figure of Merit

⁶ Liquid Crystal Display


⁷ MEMS

¹ cascad

² Phase Margin

³ Gain Margin

⁴ NMC



شکل (۱): توپولوژی تقویت کننده سه طبقه با جبران سازی NMC

جهت دستیابی به حداکثر پاسخ فرکانسی بدون پیک برای یک تقویت کننده NMC سه طبقه، در مقایسه با یک تقویت کننده یک طبقه، پهنای باند در حدود ۷۵٪ کاهش می یابد [۸]. این امر مزایای تقویت کننده های سه طبقه را نسبت به تقویت کننده های یک طبقه تضعیف می کند. علاوه بر این، تقویت کننده های NMC به سختی می توانند یک بار خازنی بزرگ در حدود نانوفاراد را درایو کنند، که این امر اثر تقسیم قطب ناشی از خازن میلر را بدتر می کند. برای ایجاد قطب های غیر غالب در فرکانس بالا با C_L بزرگ، می بایست توان بیشتری مصرف کرد. هنگام مواجه شدن با نوسانات بار خازنی بزرگ، فرض می شود که تقویت کننده NMC برای قطب های باترورث طراحی شده است. با کاهش ظرفیت C_L ، ضریب کیفیت کاهش می یابد زیرا با توجه به رابطه (۲) با $\sqrt{C_L}$ متناسب است. فرکانس بهره واحد تنها توسط فرکانس اولین قطب غیر غالب محدود خواهد شد. بنابراین، پایداری قابل اطمینان تقویت کننده NMC تحت بار خازنی کوچک به راحتی قابل دستیابی است. با توجه به مکان هندسی قطب-صفر در ساختار NMC، با کاهش C_L ، قطب ها به گونه ای حرکت می کنند که فرکانس قطب مختلط ω_o افزایش می یابد، ولیکن ضریب کیفیت به یک محدوده کوچک محدود می شود. در نهایت، ضریب کیفیت به مقدار ۰/۵ کاهش می یابد و قطب مختلط به دو قطب حقیقی تقسیم می شود که یک قطب به فرکانس بالاتر و قطب دیگر به فرکانس پایین تر می رود.

۲-۲. جبران سازی با استفاده از کنترل ضریب میرایی^۹

روش جبران سازی کنترل ضریب میرایی (DFCFC) که در [۱۰] ارائه شده است، با هدف کاهش توان استاتیک تحت شرایط بارگذاری خازنی بزرگ ارائه شده است. یک بلوک مدار برای کنترل ضریب میرایی $(Q = \frac{1}{2}\zeta)$ ، متشکل

را کوتاه کند. در این طراحی، حداقل پهنای باند ۱/۴۳ مگاهرتز و نرخ چرخش (SR) متوسط ۰/۶ ولت بر میکروثانیه در تقویت کننده سه طبقه پیشنهادی با توان مصرفی ۱۴/۳ میکرووات حاصل می شود. ادامه این مقاله به شرح زیر سازماندهی شده است. در بخش ۲، چندین تکنیک جبران فرکانس پیشرفته قبلی برای تقویت کننده های سه طبقه بررسی می شوند. در بخش ۳، روش جبران سازی فرکانس پیشنهادی با کنترل جریان میرایی داخلی ارائه شده است. تابع تبدیل، معیارهای پایداری و پاسخ گذرا نیز مورد بررسی قرار می گیرند. در بخش های ۴ و ۵، پیاده سازی ساختار مدار پیشنهادی، نتایج شبیه سازی و بحث های مربوطه ارائه می شود. در بخش ۶، عملکرد طرح پیشنهادی و مزایای آن را نتیجه گیری می شود.

۲-۲. مروری بر روش های جبران سازی فرکانس پیشین تحت تغییرات شدید بار

۲-۱. جبران سازی میلری تو در تو^۸

شکل (۱) ساختار کلاسیک NMC را نشان می دهد. قطب مختلط در تقویت کننده NMC به صورت زیر داده شده است:

$$\omega_{o(NMC)} = \sqrt{\frac{G_{m2}G_{m3}}{C_{m2}C_L}} \quad (1)$$


و ضریب کیفیت مربوطه به صورت زیر داده می شود:

$$Q_{NMC} = \frac{1}{G_{m3} - G_{m2}} \sqrt{\frac{G_{m2}G_{m3}C_L}{C_{m2}}} \quad (2)$$

که در آن، پارامترها در شکل (۱) مشخص شده اند. همانگونه که در رابطه (۱) نشان داده شده است، فرکانس قطب مختلط ω_o مربوط به خازن میلر C_{m2} در حلقه فیدبک داخلی است. با توجه به رابطه (۱) این مطلب به راحتی قابل درک است که برای دستیابی به ω_o بالاتر و در نتیجه پهنای باند بالاتر، C_{m2} مستلزم کاهش است. با این حال، مقدار C_{m2} به ضریب کیفیت که در رابطه (۲) ارائه شده است، مرتبط می شود. برای افزایش مقدار ω_o و در عین حال کاهش ضریب کیفیت، تنها راه، افزایش G_{m2} و G_{m3} است که به ناچار توان مصرفی را افزایش می دهد.

⁹ Damping Factor Control Frequency Compensation-DFCFC

⁸ Nested Miller Compensation-NMC



شکل (۲): توپولوژی تقویت کننده سه طبقه با روش DFCFC

در رابطه با تغییرات بار می‌توان گفت $Q_{(DFCFC)}$ متناسب با $\sqrt{\frac{1}{C_L}}$ است که از رابطه (۴) قابل مشاهده است. با این حال، ضریب کیفیت تقویت‌کننده‌های DFCFC را می‌توان توسط G_{m4} از بلوک کنترل ضریب میرایی تنظیم کرد. پس از تعیین G_{m4} ، $Q_{(DFCFC)}$ هنگامی که C_L طبق رابطه (۴) به $\frac{C_L}{100}$ کاهش یابد، همچنان ۱۰ برابر افزایش می‌یابد. اگر C_L بیشتر کاهش یابد، قطب‌های مختلط ضریب کیفیت بالاتری را نشان می‌دهند که باعث ایجاد یک سیستم ناپایدار در پاسخ پله حلقه بسته می‌شود. در حقیقت، در [۱۰] ذکر شده است که طرح DFCFC تنها برای درایو بار خازنی بزرگ مؤثر است.

۲-۳. جبران سازی کسکود میلر و تضعیف امیدانس

۱۰ محلی

روش دیگری که به عنوان جبران‌سازی کسکود میلر با تضعیف امپدانس محلی (CLIA) برای کنترل ضریب کیفیت شناخته می‌شود، در [۳۰] ارائه شده است. یک شبکه سری RC غیرفعال جهت پایداری تقویت‌کننده با تضعیف امپدانس خروجی سیگنال کوچک طبقه دوم در محدوده فرکانس بالا اضافه شده است. قطب مختلط در تقویت‌کننده CLIA به صورت زیر داده شده است:

$$\omega_{o(CLIA)} = \sqrt{\frac{G_{m2}G_{m3}G_{mc}R_a}{C_{p1}C_L}} \quad (6)$$

و ضریب کیفیت مربوطه به صورت زیر داده می‌شود:

از یک سلول G_m موازی با یک خازن میلر C_{m2} جهت افزایش ضریب میرایی قطب‌های مختلط غیر غالب و پایداری تقویت‌کننده چند طبقه به کار گرفته شده است. قطب مختلط در تقویت‌کننده DFCFC به صورت زیر داده می‌شود:

$$\omega_{o(DFCFC)} = \sqrt{\frac{(G_{m2}G_{mL} + G_{mf}G_{m4})}{C_{p2}C_L}} \quad (3)$$

و ضریب کیفیت مربوطه به صورت زیر داده می‌شود:

$$Q_{(DFCFC)} = \frac{1}{G_{m4}} \sqrt{\frac{(G_{m2}G_{m3} + G_{mf}G_{m4})C_{p2}}{C_L}} \quad (4)$$

که در آن پارامترها در شکل (۲) مشخص شده‌اند. با مقایسه رابطه (۳) و رابطه (۱)، به راحتی می‌توان دریافت که تقویت‌کننده‌های DFCC می‌توانند به پهنای باند وسیع‌تری با ضریب $\sqrt{\frac{C_{m2}}{C_{p2}}}$ دست یابند، که بزرگتر از ۱ است زیرا C_{p2} ظرفیت خازنی پارازیتی است و اغلب کمتر از C_{m2} است. با توجه به [۱۰]، $Q_{(DFCC)}$ را می‌توان با تزریق جریان میرایی بیشتر به بلوک کنترل ضریب میرایی محدود کرد. این امر را می‌توان با کاهش امپدانس خروجی طبقه دوم بهره v_1 در شکل (۲) در محدوده فرکانس بالا محقق کرد. امپدانس معادل با بررسی بلوک کنترل ضریب میرایی به صورت زیر توصیف می‌شود:

$$Z_{eq(DFCFC)} = \frac{sC_{p4}R_{o4} + 1}{s^2C_{m2}C_{p4}R_{o4} + sC_{m2}(1 - G_{m4}R_{o4})} \quad (5)$$

با توجه به رابطه (۵)، می‌توان برداشت کرد که $Z_{eq}(DFCFC)$ یک تابع صعودی با G_{m4} است، به طوری که G_{m4} کوچک‌تر منجر به $Z_{eq}(DFCFC)$ کوچک‌تر می‌شود و بنابراین بلوک کنترل ضریب میرایی تنها مقدار کمی توان مصرف می‌کند.

¹⁰ Cascode Miller Compensation with Local Impedance Attenuation-CLIA

طراحی تقویت کننده سه طبقه با روش جبران سازی کسکود میلر و کنترل جریان میرایی ، محسن روشنایی و اکبر اصغرزاده

۳- جبران سازی کسکود میلر پیشنهادی با کنترل جریان میرایی داخلی

همانگونه که در بخش های قبلی ذکر شد، بر اساس توپولوژی های طراحی مختلف هنگامی که G_L به طور قابل توجهی کاهش یا افزایش یابد، ضریب کیفیت بالا ممکن است منجر به عدم پایداری تقویت کننده ها شود. طرح پیشنهادی، طراحی یک ساختار جبران سازی پیشرفته است که بتواند ضریب کیفیت جفت قطب مختلط را در محدوده مناسبی، هنگامی که G_L به طور قابل توجهی تغییر می کند، کنترل کند.

۳-۱. ساختار

شکل (۴) بلوک دیاگرام معادل تقویت کننده جبران سازی کسکود میلر سه طبقه پیشنهادی را نشان می دهد. این ساختار شامل دو طبقه بهره معکوس کننده، یک طبقه بهره غیر معکوس کننده، دو بلوک جبران سازی میلر با جریان ثابت و یک مسیر فیدفوروارد است. همچون [۱۶]، بلوک جبران سازی میلر کاسکود (G_{m1} و C_{m1}) مسیر سیگنال فیدفوروارد (که ممکن است باعث صفر نیم صفحه راست (RHP) شود) را که در جبران سازی میلر ساده وجود دارد را حذف می کند و یک صفر LHP (نیم صفحه چپ) ایجاد می کند و فرکانس قطب مختلط را گسترش می دهد. یک مسیر فیدفوروارد (G_{mf}) برای تشکیل یک طبقه خروجی پوش-پول با G_{m3} اضافه شده است تا عملکرد گذرا را بهبود بخشد. برخلاف [۱۵]، بلوک جبران سازی میلری دیگر (G_{m2} و C_{m2}) با هدف ایجاد یک صفر LHP برای حذف قطب-صفر نیست، بلکه یک حلقه کنترل جریان میرایی داخلی با طبقه دوم تشکیل می دهد. این بلوک جبران سازی، مقدار جریان میرایی که باید به G_{m2} تزریق شود را کنترل می کند تا امپدانس سیگنال کوچک در گره خروجی (G_{m2} در شکل ۴) را تغییر دهد، که بر ضریب کیفیت قطب مختلط مربوطه تأثیر می گذارد.


۳-۲. تحلیل سیگنال کوچک

مدل سیگنال کوچک معادل تقویت کننده سه طبقه پیشنهادی در شکل (۵) نشان داده شده است، که در آن G_{mi} و R_{oi} به ترتیب به عنوان هدایت انتقالی، مقاومت خروجی و ظرفیت خازنی پارازیتی در طبقه i ام و همچنین

$$Q_{(CLIA)} = C_{m1} \sqrt{\frac{G_{m2} G_{m3} R_a}{G_{mc} C_{p1} C_L}} \quad (7)$$

که این مؤلفه ها در شکل (۳) مشخص شده اند. با استفاده از جبران سازی کسکود [۳۱]، فرکانس قطب مختلط ω_o با ضریب تقریبی $\sqrt{G_{mc} R_a}$ به فرکانس بالاتری نسبت به ساختارهایی که از جبران سازی ساده میلر در حلقه فیدبک بیرونی (مانند DFCFC)، استفاده می کنند، منتقل می شود. همانگونه که در روابط (۶) و (۷) نشان داده شده است، تقویت کننده های CLIA پهنای باند بالاتری نسبت به تقویت کننده های NMC دارند. علاوه بر این، ضریب کیفیت تقویت کننده CLIA را می توان با تنظیم مقادیر مناسب R_a جهت تعریف امپدانس معادل فرکانس بالا در گره خروجی در طبقه دوم (v_2 در شکل ۳) به صورت زیر تنظیم کرد.

$$Z_{eq(CLIA)} = R_a + \frac{1}{sC_a} \quad (8)$$



شکل (۳): توپولوژی تقویت کننده جبران سازی فرکانس با روش CLIA

از رابطه (۸) قابل درک است که، $Z_{eq(CLIA)}$ یک تابع افزایشی با R_a است، به طوری که بلوک CLIA هنگامی که R_a کاهش می یابد و به تبع آن $Q_{(CLIA)}$ کاهش می یابد، جریان میرایی بیشتری جذب می کند، که می توان آن را با رابطه (۷) اثبات کرد.

در رابطه با تغییرات بار می توان گفت $Q_{(CLIA)}$ طبق رابطه (۷) با $\frac{1}{\sqrt{C_L}}$ متناسب است. همانند ساختار DFCFC، بلوک CLIA در ظرفیت بارخازنی ثابت به بهینه سازی ضریب کیفیت کمک می کند. هنگامی که C_L به $\frac{C_L}{100}$ کاهش یابد، $Q_{(CLIA)}$ به میزان ۱۰ برابر افزایش می یابد. اگر C_L مقدار بیشتری کاهش یابد، قطب های مختلط ضریب کیفیت بزرگتری را نشان می دهند.

$$a_1 = \frac{C_{m2}[(C_L + C_{m2})G_{m2} + C_{m1}G_{m2}G_{m3}(1/G_{mc2}) + C_{m1}G_{mf}]}{C_{m1}G_{m2}G_{m3}} \quad (13)$$

$$a_2 = \frac{C_{m2}C_L}{G_{mc1}G_{m3}} \quad (14), \quad a_3 = \frac{C_{p1}C_LC_{m2}}{G_{mc1}G_{m2}G_{m3}} \quad (15)$$

$$a_5 = \frac{C_{p1}C_{p2}C_LC_{m2}}{G_{m2}G_{m3}G_{mc1}G_{mc2}} \quad (16)$$


$$b_1 = \frac{C_{m2}}{2G_{mc2}} + \frac{C_{m1}}{2G_{mc1}} + \frac{C_{m2}G_{mf}}{G_{m2}G_{m3}} \quad (17)$$

$$b_2 = \frac{C_{m1}C_{m2}(G_{mf} - G_{m2})}{2G_{m2}G_{mc1}G_{mc2}} \quad (18)$$

$$b_3 = -\frac{C_{p1}C_{m1}C_{m2}}{2G_{m2}G_{mc1}G_{mc2}} \quad (19)$$

$$b_4 = -\frac{C_{p1}C_{p2}C_{m1}C_{m2}}{2G_{m2}G_{m3}G_{mc1}G_{mc2}} \quad (20)$$

از رابطه (۱۰)، می توان دریافت که A_{dc} بهره ولتاژ ثابت و P_{-3dB} قطب غالب است. باید توجه داشت که این یک تابع انتقال بسیار کلی است و تقریب بیشتر در بخش بعدی مورد تجزیه و تحلیل قرار خواهد گرفت و می توان میزان دقت تابع تبدیل حاصل را در شکل (۶) مشاهده کرد.




شکل (۶): مقایسه تابع تبدیل محاسبه شده با نتیجه شبیه سازی بلوک دیگرام طرح پیشنهادی

۳-۳. تحلیل پایداری تحت تغییرات زیاد C_L

همانگونه که پیش تر ذکر شد، فرکانس قطب مختلط و ضریب کیفیت با توجه به ظرفیت مختلف C_L تغییر خواهند کرد. به منظور تجزیه و تحلیل عملکرد

G_{mc1} و G_{mc2} به عنوان هدایت انتقالی معادل طبقات جبران سازی میلر بافر




شکل (۴): بلوک دیگرام معادل تقویت کننده سه طبقه پیشنهادی با جبران سازی میلر کاسکود

جریان و G_{mf} به عنوان رسانایی فیدفوروارد ذکر شده اند. در این مدل، ظرفیت خازنی پارازیتی خروجی در خازن بار C_L در نظر گرفته شده است.

برای تحلیل پایداری تقویت کننده پیشنهادی، فرضیات رایج زیر برای ساده سازی تابع انتقال در نظر گرفته شده اند [۱۱].

$$G_{m1}R_{o1}, G_{m2}R_{o2}, G_{m3}R_{o3} \gg 1, R_a = \frac{1}{G_{mc}}, G_{mf} \gg G_{mc2}, C_L \gg C_{m2}, C_{m1} \gg C_{p1}, C_{p2} \quad (9)$$



شکل (۵): مدل سیگنال کوچک معادل تقویت کننده سه طبقه پیشنهادی

تابع تبدیل کلی $A_v(s)$ تقویت کننده پیشنهادی به صورت زیر بیان می شود

$$A_v(s) = \frac{A_{dc}(1 + b_1s + b_2s^2 + b_3s^3 + b_4s^4)}{\left(1 + \frac{s}{p_{-3dB}}\right)(1 + a_1s + a_2s^2 + a_3s^3 + a_4s^4)} \quad (10)$$

که در آن، عبارات صورت و مخرج به صورت زیر تعریف می شوند:

$$A_{dc} = G_{m1}G_{m2}G_{m3}R_{o1}R_{o2}R_{o3} \quad (11)$$

$$p_{-3dB} = \frac{1}{C_{m1}G_{m2}G_{m3}R_{o1}R_{o2}R_{o3}} \quad (12)$$

طراحی تقویت کننده سه طبقه با روش جبران سازی کسکود میلر و کنترل جریان میرایی ، محسن روشنایی و اکبر اصغرزاده

$$A_v(s) = \frac{A_{dc} \left(1 + \frac{s}{\frac{2G_{mc1}}{C_{m1}}} \right)}{\left(1 + \frac{s}{\omega_{-3dB}} \right) \left(1 + \frac{1}{Q} \frac{1}{\omega_{p1,2}} s + \frac{1}{\omega_{p1,2}^2} s^2 \right)} \quad (24)$$

که در آن، فرکانس قطب مختلط $p_{1,2}$ برابر است با

$$\omega_o = \omega_{p1,2} = \sqrt{\frac{G_{mc1}G_{m3}}{C_{m2}C_L}} \quad (25)$$

و به همین ترتیب ضریب کیفیت آن به صورت زیر بیان می شود:

$$Q = \frac{C_L G_{m3}}{\sqrt{G_{mc1}C_{m2}(C_L + C_{m2})G_{m2} + C_{m1}G_{m2}G_{m3}(1/G_{mc2}) + C_{m1}G_{mf}}} = \frac{k_1}{\sqrt{C_L + b/\sqrt{C_L}}} \quad (26)$$

$$b = \text{و } k_1 = C_{m1} \sqrt{\frac{G_{m3}}{G_{mc1}C_{m2}}}, (26), \text{ رابطه}$$

$$C_{m2} + \left(\frac{C_{m1}G_{m3}}{G_{mc2}} \right) + \left(\frac{C_{m1}G_{mf}}{G_{m2}} \right) \text{ است.}$$

واضح است که فرکانس قطب های مختلط ω_o تابعی نزولی با ظرفیت بار است، که نشان می دهد قطب های غیر غالب از فرکانس بهره واحد دور هستند و اختلالی در پایداری نخواهند داشت. چالش اصلی، برآورده کردن الزامات متناقض ضریب کیفیت قطب های مختلط در شرایط C_L سبک و سنگین است، زیرا ضریب کیفیت با تغییر خازن بارگذاری C_L تغییر می کند. در واقع، ضریب کیفیت بالا، یک پیک فرکانس در نمودار دامنه را نشان می دهد و ضریب کیفیت پایین منجر به دو قطب حقیقی جدا از هم می شود که راه حل بهینه ای برای پهنای باند قابل دستیابی بهتر نیست.

جهت جلوگیری از نمایش آشکار پیک فرکانسی در نمودار پاسخ فرکانسی تقویت کننده، ضریب کیفیت بالای قطب های مختلط نامطلوب است. از رابطه (۲۶) جهت کاهش ضریب کیفیت، یا باید G_{mc2} و C_{m1} کاهش یابد و یا G_{mf} و C_{m2} افزایش پیدا کند. متأسفانه، غالب پارامترهای مدار به هم مرتبط هستند و تنظیم مستقل آن ها برای بهینه سازی پاسخ فرکانسی دشوار است [۱۳]. برای مثال، C_{m2} بزرگتر، ضریب کیفیت را کاهش می دهد، ولیکن قطب مختلط نیز در آن حالت به فرکانس پایین تری منتقل می شود، همانگونه که در رابطه (۲۵) نشان داده شده است .

طرح جبران سازی پیشنهادی که می تواند طیف وسیعی از بارهای خازنی را مدیریت کند، توابع انتقال تقویت کننده ها با C_L های مختلف باید در موارد مختلف مورد مطالعه قرار گیرند.

حالت اول: هنگامی که C_L در حدود نانوفاراد باشد، قطب های غیر غالب به چند قطب حقیقی تقسیم می شوند، قطب ها و صفرهایی که در فرکانس پایین قرار دارند و پاسخ فرکانسی را تحت تاثیر خود قرار می دهند. مشخص می شود که در این حالت تقویت کننده را می توان با یک سیستم دو قطبی تقریب زد. با این وجود، تابع انتقال $A_v(s)$ را می توان به صورت زیر تخمین زد.

$$A_v(s) = \frac{A_{dc}}{\left(1 + \frac{s}{\omega_{-3dB}} \right) \left(1 + \frac{s}{\omega_{p1}} \right)} \approx \frac{1}{\frac{s}{GBW} \left(1 + \frac{s}{\frac{C_{m1}G_{m3}}{C_L C_{m2}}} \right)} \quad (21)$$

و حاشیه فاز مربوطه به صورت زیر داده می شود:

$$PM = 90^\circ - \phi(\omega_{p1}) = 90^\circ - \tan^{-1} \left(\frac{GBW}{\omega_{p1}} \right) \quad (22)$$

که در آن ω_{p1} و ω_{-3dB} قطب های غالب و غیر غالب تقویت کننده هستند و $GBW = \frac{G_{m1}}{C_{m1}}$ پهنای باند است که برای اطمینان از پایداری، همواره باید کوچکتر از ω_{p1} باشد. با افزایش خازن بار C_L ، ω_{p1} به سمت فرکانس پایین حرکت می کند و بنابراین حاشیه فاز را کاهش می دهد.

طبق روابط (۲۱) و (۲۲)، حداکثر ظرفیت بار C_{Lmax} توسط حداقل حاشیه فاز PM_{min} تعیین می شود که می توان آن را به صورت زیر محاسبه کرد.

$$C_{Lmax} = \frac{C_{m1}^2 G_{m3} \cot(PM_{min})}{G_{m1} C_{m2}} \quad (23)$$

حالت دوم: هنگامی که C_L در حدود چند صد پیکوفاراد باشد، قطب غیر غالب p_1 به سمت فرکانس بالا حرکت می کند و قطب دیگر p_2 را در یک جفت قطب مختلط $p_{1,2}$ ادغام می کند. در این میان، یک صفر LHP (z_1) که توسط G_{mc1} و C_{m1} تولید می شود، می تواند حاشیه فاز را افزایش دهد. تابع انتقال بهره $A_v(s)$ به صورت ساده شده است.

جدول (۱): بسط پارامتر روث هرویتز برای چندجمله‌ای مرتبه چهارم در رابطه (۱۰)

ضرایب	رابطه
A_0	۱
A_1	$\frac{C_{m2}[(C_L + C_{m2})G_{m2} + C_{m1}G_{m2}G_{m3}(1/G_{mc2}) + C_{m1}G_{mf}]}{C_{m1}G_{m2}G_{m3}}$
A_2	$\frac{C_{m2}C_L}{G_{mc1}G_{m3}}$
A_3	$\frac{C_{p1}C_LC_{m2}}{G_{mc1}G_{m2}G_{m3}}$
A_4	$\frac{C_{p1}C_{p2}C_LC_{m2}}{G_{m2}G_{m3}G_{mc1}G_{mc2}}$
$B_1 = (A_2A_3 - A_1A_4)/A_3$	$\frac{C_LC_{m2}}{G_{m3}G_{mc1}} - \frac{C_{p2}}{G_{mc2}}A_1$
$B_2 = A_0$	1
$C_1 = (B_1A_1 - A_3A_0)/B_1$	$A_1 - \frac{A_3}{B_1}$
$D_1 = A_0$	1

$$C_{L_min} = \min\{B_1(C_L) > 0, C_1(C_L) > 0\} \quad (29)$$

حاشیه فاز با حذف قطب و صفر به صورت زیر داده می‌شود.

$$\begin{aligned}
 PM &= 90^\circ - \phi(\omega_{p1,2}) + \phi(z_1) - \phi(\omega_{p3,4}) + \phi(z_2) \\
 &= 90^\circ - \tan^{-1} \left[\frac{\frac{GBW}{\omega_o}}{Q_0 \left(1 - \left(\frac{GBW}{\omega_o} \right)^2 \right)} \right] \\
 &\quad + \tan^{-1} \left(\frac{GBW}{z_1} \right) - \tan^{-1} \left[\frac{\frac{GBW}{\omega_1}}{Q_1 \left(1 - \left(\frac{GBW}{\omega_1} \right)^2 \right)} \right] \\
 &\quad + \tan^{-1} \left(\frac{GBW}{z_2} \right) \quad (30)
 \end{aligned}$$

شایان ذکر است که اگر پارامترهای مدار تقویت‌کننده با دقت تنظیم شده باشند تا اطمینان حاصل شود که تمام ضرایب جدول (۱) در صورت صفر بودن C_L مثبت هستند، می‌توان به پایداری ایده‌آل در حالت بدون بار برای تقویت‌کننده پیشنهادی دست یافت.

با این وجود، عبارت ریاضی حداقل یک بینش شهودی برای کنترل ضریب کیفیت و فرکانس طبیعی قطب‌های مختلط ارائه می‌دهد. عبارت زیر را می‌توان از (۲۶) یافت.

$$Q_{max} = \frac{k_1}{2\sqrt{b}} \quad (27)$$

رابطه میان ضریب کیفیت و پیک فرکانس در نمودار پاسخ فرکانسی در [۱۵] مورد مطالعه قرار گرفته است. در بسیاری از طراحی‌های تقویت‌کننده سه طبقه [۱] تا [۱۰]، برای قطب مختلط غیرغالب آن‌ها، ضریب کیفیت مربوطه به طور معمول بر روی $\frac{1}{\sqrt{2}}$ تنظیم می‌شود تا تقویت‌کننده‌ها هنگامی که به عنوان یک سیستم فیدبک واحد پیکربندی می‌شوند، دارای پاسخ فرکانسی مرتبه سوم باترورث باشند. با این حال، ضریب کیفیت همواره با توجه به C_L های مختلف تغییر می‌کند و بنابراین $\frac{1}{\sqrt{2}}$ کمترین مقدار برای Q_{max} است. از سوی دیگر، جهت دستیابی به پاسخ فرکانسی مطلوب در محدوده وسیع ظرفیت خازنی خروجی، Q_{max} باید کوچکتر از ۲ باشد تا از پیک فرکانسی آشکار در نمودار دامنه حلقه باز جلوگیری شود. بنابراین، در این طرح می‌بایست، $Q < 2$ باشد و در نتیجه، حاشیه فاز با حذف قطب و صفر به صورت زیر داده می‌شود:


$$\begin{aligned}
 PM &= 90^\circ - \phi(\omega_{p1,2}) + \phi(z_1) \\
 &= 90^\circ - \tan^{-1} \left[\frac{\frac{GBW}{\omega_o}}{Q \left(1 - \left(\frac{GBW}{\omega_o} \right)^2 \right)} \right] \\
 &\quad + \tan^{-1} \left(\frac{GBW}{z_1} \right) \quad (28)
 \end{aligned}$$

بنابراین، معیار پایداری روث-هورویتز که به طور گسترده در طراحی تقویت‌کننده‌های چندطبقه مورد استفاده قرار گرفته است، می‌تواند برای کمک به تصمیم‌گیری در مورد پارامترهای طراحی، از جمله حداقل ظرفیت بار خازنی، مورد استفاده قرار گیرد. معیار پایداری روث-هورویتز به سادگی با ایجاد جدول ۱ ارزیابی شد. برای دستیابی به پایداری مطلوب برای تقویت‌کننده سه طبقه پیشنهادی، تمامی ضرایب باید بزرگتر از صفر باشند.

طبق جدول (۱)، حداقل ظرفیت بار خازنی C_L با شرط مرزی مثبت بودن ضرایب B_1 و C_1 تعیین می‌شود که می‌توان آن را به صورت زیر محاسبه کرد:

طراحی تقویت کننده سه طبقه با روش جبران سازی کسکود میلر و کنترل جریان میرایی ، محسن روشنایی و اکبر اصغرزاده

هدف از این طراحی، گسترش محدوده بار خازنی با مصرف توان کم و پهنای باند وسیع در مقایسه با دیگر روش ها [۸] تا [۱۰] است. برخی از پارامترهای کلیدی مدار تقویت کننده پیشنهادی در جدول (۲) نشان داده شده است و ابعاد ترانزیستورهای مربوطه را می توان در جدول (۳) یافت.



شکل (۷): شماتیک تقویت کننده ی سه طبقه پیشنهادی

جدول (۲): پارامترهای مدار در طرح پیشنهادی

g_{m1}	g_{m2}	g_{m3}	g_{mc1}	g_{mc2}	g_{mf}	C_{m1}	C_{m2}
$10.3 \mu S$	$133 \mu S$	$90 \mu S$	$25.7 \mu S$	$22.6 \mu S$	$147.7 \mu S$	$831 fF$	$4 fF$

جدول (۳): ابعاد ترانزیستورهای مدار در طرح پیشنهادی

M_1	$\left(\frac{2.88 \mu m}{3.5 L_{min}}\right)$	M_{11}	$\left(\frac{0.5 \mu m}{2 L_{min}}\right)$
$M_{2,3}$	$\left(\frac{9.6 \mu m}{3 L_{min}}\right)$	M_{12}	$\left(\frac{0.3 \mu m}{4 L_{min}}\right)$
$M_{4,5}$	$\left(\frac{1.2 \mu m}{3.5 L_{min}}\right)$	M_{13}	$\left(\frac{0.8 \mu m}{2 L_{min}}\right)$
$M_{6,7}$	$\left(\frac{13 \mu m}{4.5 L_{min}}\right)$	M_{14}	$\left(\frac{3.4 \mu m}{2 L_{min}}\right)$
$M_{8,9}$	$\left(\frac{11.4 \mu m}{2 L_{min}}\right)$	M_{15}	$\left(\frac{51 \mu m}{L_{min}}\right)$
M_{10}	$\left(\frac{0.5 \mu m}{2 L_{min}}\right)$	M_{16}	$\left(\frac{51 \mu m}{L_{min}}\right)$

۳-۴. مزایای حلقه کنترل جریان میرایی داخلی و جبران سازی کسکود میلر

جهت درک بهتر تاثیر اصلی حلقه کنترل جریان میرایی داخلی پیشنهادی، همچون طرح NMC، هنگامی که C_L کاهش می یابد، ضریب کیفیت قطب مختلط به جای اینکه متناسب یا در عکس تناسب با $\sqrt{C_L}$ باشد، به یک محدوده تغییر می کند. دلیل این امر آن است که بلوک کنترل جریان میرایی داخلی، جریان میرایی لازم را تحت C_L با محدوده گسترده تولید می کند. طرح تقویت کننده پیشنهادی با این ساختار به مقدار بسیار کمی C_{m2} نیاز دارد تا بتواند مصالحه ای میان ω_o و ضریب کیفیت ایجاد کند. از سوی دیگر، طبقه هدایت انتقالی G_{mc2} جهت تشکیل یک حلقه فیدبک محلی می تواند در طبقه اول تعبیه شود. در این حالت، هیچ جریان ساکن اضافی در مدار وجود ندارد و می تواند توان مصرفی و ضریب شایستگی تقویت کننده را بهبود بخشد.



۴- پیاده سازی مدار

شماتیک تقویت کننده سه طبقه پیشنهادی با روش فوق در شکل ۷ نشان داده شده است. طبقه اول از یک ساختار کسکود تاشده (M_9-M_1) استفاده می کند. طبقه دوم از یک آینه جریان جهت تشکیل طبقه غیر معکوس کننده ($M_{14}-M_{10}$) استفاده می کند. با فرض اینکه هدایت انتقالی M_{11} ، M_{12} و M_{13} به ترتیب $g_{m2,1}$ ، $g_{m2,2}$ و $g_{m2,3}$ باشند، هدایت انتقالی کلی G_{m2} برابر با $\frac{(g_{m2,1} g_{m2,3})}{g_{m2,2}}$ است. طبقه سوم توسط یک طبقه سورس مشترک (M_{16}) تشکیل شده است. جبران سازی کسکود میلر توسط C_{m1} و طبقه گیت مشترک (M_7) محقق می شود. بلوک کنترل جریان میرایی داخلی شامل خازن میلر C_{m2} و طبقه سورس مشترک (M_9) است. ترانزیستور M_{15} یک مسیر فیدفوروارد ایجاد می کند که برای بهبود عملکرد گذرا مفید است. جریان مصرفی برای هر شاخه در شکل (۷) مشخص شده است.

جهت بهینه سازی مقدار خازن جبران سازی تقویت کننده پیشنهادی، مقدار C_{m1} و C_{m2} به ترتیب برابر با ۸۳۱ و ۴ فمتو فاراد برای تغییرات بار خازنی از ۳۰۰ پیکو فاراد تا ۲ نانوفاراد تنظیم شده اند. مقادیر خازن های جبران سازی از تحلیل بخش قبل بدست آمده است. مقدار C_{m1} جهت مصالحه میان PM و GBW از روابط (۲۱) و (۲۲) بهینه شده است. مقدار C_{m2} از بدترین حالت ضریب کیفیت مطابق روابط (۲۶) و (۲۷) بدست می آید.

۵- نتایج شبیه سازی

تقویت کننده سه طبقه پیشنهادی در فناوری CMOS 0.18 μm پیاده سازی شده است. تمامی ترانزیستورها توسط قطعات با ولتاژ آستانه استاندارد پیاده سازی شده اند. کل ظرفیت خازنی خازن های جبران سازی C_L برابر با ۸۳۵ فمتوفاراد است. در شکل (۸) می توان تاثیر تغییر بار خازنی در فرکانس بهره واحد و در شکل (۹) تاثیر این تغییرات بر حاشیه فاز را مشاهده کرد.




شکل (۸): تاثیر تغییرات بار خازنی بر فرکانس بهره واحد

شکل (۱۰): نتایج شبیه سازی با مقادیر مختلف بار خازنی از ۳۰۰ پیکوفاراد تا ۲ نانوفاراد

جدول ۴، فرکانس بهره واحد، حاشیه فاز و بهره ثابت شبیه سازی شده را تحت گوشه های مختلف، برای بارهای خازنی از ۳۰۰ پیکوفاراد تا ۲ نانوفاراد را خلاصه می کند.

پاسخ گذرای شبیه سازی شده تقویت کننده پیشنهادی در پیکربندی بهره واحد با گام ۳۰۰ میلی ولت برای C_L برابر با ۳۰۰ پیکوفاراد، ۱/۲ نانوفاراد و ۲ نانوفاراد در شکل (۱۱) نشان داده شده است. با بار خازنی ۳۰۰ پیکوفاراد، میانگین نرخ چرخش ۰/۷۲ ولت بر میکروثانیه و میانگین زمان نشست ۱٪ برابر با ۱/۱ میکروثانیه است. هنگامی که ظرفیت بار به ۱/۲ نانوفاراد تغییر کند، نرخ چرخش و زمان نشست مربوطه به ترتیب ۰/۶ ولت بر میکروثانیه و ۲/۱۴ میکروثانیه هستند. اگر یک بار خازنی ۲ نانوفاراد در خروجی اعمال شود، میانگین نرخ چرخش و میانگین زمان نشست ۱٪ به ترتیب ۰/۵ ولت بر میکروثانیه و ۳/۱۲ میکروثانیه هستند.



شکل (۹): تاثیر تغییرات بار خازنی بر حاشیه فاز

شکل (۱۰) مجموعه ای از پاسخ فرکانسی حاصل از شبیه سازی ها را با مقادیر مختلف C_L از ۳۰۰ پیکوفاراد تا ۲ نانوفاراد برای طرح پیشنهادی نشان می دهد.

طراحی تقویت کننده سه طبقه با روش جبران سازی کسکود میلر و کنترل جریان میرایی ، محسن روشنایی و اکبر اصغرزاده




جدول (۴): نتایج شبیه سازی در گوشه های فرآیند

بار خازنی	گوشه	TT	FF	SS	SF	FS
300 pF	UGF (MHz)	۲,۰۹	۲	۱,۹۸	۲,۰۷	۲,۱۲
	PM (°)	۸۳	۸۴,۶	۸۴	۸۳,۵	۸۰,۹
	DC Gain (dB)	۱۰۱	۹۹	۹۹,۳	۱۰۰,۹	۱۰۳
1.2 nF	UGF (MHz)	۱,۷۱	۱,۵۳	۱,۴۹	۱,۷۹	۱,۸۹
	PM (°)	۵۲	۵۵,۲	۵۲,۹	۵۳,۳	۵۰,۶
	DC Gain (dB)	۱۰۱	۹۹	۹۹,۳	۱۰۰,۹	۱۰۳
2 nF	UGF (MHz)	۱,۴۷	۱,۲	۱,۲۹	۱,۴	۱,۵۳
	PM (°)	۴۲	۴۵,۱	۴۲,۹	۴۱,۷	۴۱
	DC Gain (dB)	۱۰۱	۹۹	۹۹,۳	۱۰۰,۹	۱۰۳

جدول (۵) عملکرد تقویت کننده پیشنهادی را با تقویت کننده های اخیر با بهره بالا (> 100 دسی بل) خلاصه می کند. طرح پیشنهادی می تواند عملکرد پایداری را با ظرفیت بار از ۳۰۰ پیکو فاراد تا ۲ نانو فاراد ارائه دهد، که برای کاربردهای پردازش سیگنال آنالوگ که نیاز به بهره و پهنای باند بالا دارند، بسیار مناسب است. جهت مقایسه بهتر، از روابط زیر برای شاخص شایستگی (FOM) استفاده می شود. FOM_L و FOM_S متداول عبارتند از [۳۲] تا [۳۶]:

$$FOM_S = \frac{GBW \cdot C_L}{Power} \quad (31), FOM_L = \frac{SR \cdot C_L}{Power} \quad (32)$$


و برای حالت بار خازنی بزرگ، $LC - FOM_L$ ، $LC - FOM_S$ و همچنین FOM_{SN} اعمال می شوند.



شکل (۱۱): پاسخ پله شبیه سازی شده ۳۰۰ میلی ولت برای بار خازنی ۳۰۰ پیکوفاراد، ۱/۲ نانوفاراد و ۲ نانوفاراد

$$LC - FOM_S = \frac{GBW \cdot C_L}{Power \cdot C_t} \quad (33)$$

$$LC - FOM_L = \frac{SR \cdot C_L}{Power \cdot C_t} \quad (34)$$



مراجع

- [1] Gulati, K., & Lee, H. S. (1998). A high-swing CMOS telescopic operational amplifier. *IEEE Journal of Solid-State Circuits*, 33(12), 2010-2019.
- [2] Sackinger, E., & Guggenbuhl, W. (2002). A high-swing, high-impedance MOS cascode circuit. *IEEE Journal of Solid-state circuits*, 25(1), 289-298.
- [3] Peng, X., & Sansen, W. (2004). AC boosting compensation scheme for low-power multistage amplifiers. *IEEE Journal of Solid-State Circuits*, 39(11), 2074-2079.
- [4] Ho, M., Leung, K. N., & Mak, K. L. (2010). A low-power fast-transient 90-nm low-dropout regulator with multiple small-gain stages. *IEEE journal of solid-state circuits*, 45(11), 2466-2475.
- [5] Marano, D., Grasso, A. D., Palumbo, G., & Pennisi, S. (2016). Optimized active single-Miller capacitor compensation with inner half-feedforward stage for very high-load three-stage OTAs. *IEEE Transactions on Circuits and Systems I: Regular Papers*, 63(9), 1349-1359.
- [6] Ramos, J., & Steyaert, M. (2002, May). Three stage amplifier with positive feedback compensation scheme. In *Proceedings of the IEEE 2002 Custom Integrated Circuits Conference (Cat. No. 02CH37285)* (pp. 333-336). IEEE.
- [7] Eschauzier, R. G., Kerklaan, L. P., & Huijsing, J. H. (2002). A 100-MHz 100-dB operational amplifier with multipath nested Miller compensation structure. *IEEE Journal of Solid-State Circuits*, 27(12), 1709-1717.
- [8] Leung, K. N., & Mok, P. K. (2001). Analysis of multistage amplifier-frequency compensation. *IEEE transactions on circuits and systems I: fundamental theory and applications*, 48(9), 1041-1056.
- [9] Aminzadeh, H., Ballo, A., Valinezhad, M., & Grasso, A. D. (2022). An unconditionally stable three-stage OTA. *IEEE Solid-State Circuits Letters*, 5, 230-233.
- [10] Leung, K. N., Mok, P. K., Ki, W. H., & Sin, J. K. (2002). Three-stage large capacitive load amplifier with damping-factor-control frequency compensation. *IEEE Journal of Solid-State Circuits*, 35(2), 221-230.
- [11] Aloisi, W., Palumbo, G., & Pennisi, S. (2008). Design methodology of Miller frequency compensation with current buffer/amplifier. *IET circuits, devices & systems*, 2(2), 227-233.
- [12] Pugliese, A., Cappuccino, G., & Cocorullo, G. (2008). Design procedure for settling time minimization in three-stage nested-Miller amplifiers. *IEEE Transactions on Circuits and Systems II: Express Briefs*, 55(1), 1-5.
- [13] Lau, M. W., Mak, K. H., Leung, K. N., Guo, J., & Goh, W. L. (2017). Enhanced active-feedback frequency compensation with on-chip-capacitor reduction feature for amplifiers with large capacitive load. *International Journal of Circuit Theory and Applications*, 45(12), 2119-2133.
- [14] Cabrera-Bernal, E., Pennisi, S., Grasso, A. D., Torralba, A., & Carvajal, R. G. (2016). 0.7-V three-stage class-AB CMOS operational transconductance amplifier. *IEEE Transactions on Circuits and Systems I: Regular Papers*, 63(11), 1807-1815.
- [15] Guo, S., & Lee, H. (2010). Dual active-capacitive-feedback compensation for low-power large-capacitive-load three-stage amplifiers. *IEEE Journal of solid-state circuits*, 46(2), 452-464.
- [16] Aminzadeh, H., & Dashti, M. A. (2019). Dual loop cascode-Miller compensation with damping factor control unit for three-stage amplifiers driving ultralarge load capacitors. *International Journal of Circuit Theory and Applications*, 47(1), 1-18.
- [17] Di Cataldo, G., Grasso, A. D., Palumbo, G., & Pennisi, S. (2016). Improved single-miller passive compensation network for three-stage

$$FOM_{SN} = \frac{GBW \cdot \sqrt{C_L}}{Power} \quad (35)$$

جدول (۵): عملکرد تقویت کننده پیشنهادی با سایر طرح های گزارش شده.

طرح پیشنهادی	[۲۵]	[۳۳]	[۳۲]			
Technology (μm)	۰/۱۸	۰/۱۸	۰/۱۸			
DC Gain (dB)	۱۰۱	>۱۰۰	>۱۲۰			
I_{DD} (μA)	۱۴/۳	۵۷/۸	۶/۷			
C_L (pF)	۳۰۰	۱۸۰۰	۱۳۰۰	۱۲۰۰	۳۰۰۰	
UGF (MHz)	۲/۰۲	۱/۳۴	۱/۱۸	۱/۷۱	۱/۴۳	
PM ($^{\circ}$)	۸۳	۵۲/۷	۶۰/۳	۵۲/۲	۴۱	
C_t (pF)	۰/۸۳۵	۰/۸۷	۱/۵۲			
Average SR (V/ μs)	۰/۶	۰/۶۲	۰/۳۹۸	۰/۲۲	۰/۵	
FOM_s (MHz.pF/ μW)	۴۲/۳	۱۰۶/۳	۱۳۱/۹	۱۴۳/۵	۲۰۰	
$LC - FOM_s$ (MHz/ μW)	۵۰/۷	۱۲۲/۲	۳۹۲/۸	۱۷۱/۸	۲۳۹/۵	
FOM_{SN} (MHz.pF ^{1/2} / μW)	۲/۴	۴/۷	۳/۶	۴/۹	۱۶/۹	
FOM_L (V/ μs .pF/ μW)	۱۵/۱	۴۹/۲	۷۷/۲	۵۰/۳	۷۰	
$LC - FOM_L$ (V/ μs / μW)	۱۸	۵۶/۵	۳۷/۴	۶۰/۳	۸۳/۷	

۶- نتیجه گیری

در این مقاله، یک تقویت کننده سه طبقه با توان مصرفی کم (۱۴/۳ میکرووات) با محدوده گسترده بار خازنی ارائه شده است. با ترکیب جبران سازی کسکود و میلر، فرکانس قطب مختلط به طور مؤثر افزایش می یابد که GBW بالاتر تقویت کننده پیشنهادی را ممکن می سازد. افزایش فرکانس قطب مختلط همزمان با کاهش ضریب کیفیت آن، همانگونه که در طرح های قبلی مورد مطالعه قرار گرفته است، یک تناقض است. به دلیل وجود بلوک کنترل جریان میرایی داخلی در طرح پیشنهادی، ضریب کیفیت قطب های مختلط به یک محدوده مناسب محدود می شود در حالی که فرکانس قطب مختلط مطابق با C_L مختلف اعمال شده در خروجی حفظ می شود. بنابراین، یک مصالحه میان فرکانس قطب مختلط و ضریب کیفیت حاصل می شود. تقویت کننده پیشنهادی با فناوری 0.18 μm CMOS تأیید شد و نتایج شبیه سازی نشان می دهد که حداقل ۱/۴۳ مگاهرتز UGF و نرخ چرخش به طور میانگین ۰/۵ ولت بر میکروثانیه تحت تغییرات بار خازنی از ۳۰۰ پیکوفاراد تا ۲ نانوفاراد به دست می آید و ظرفیت جبرانی روی تراشه تنها ۸۳۵ فمتو فاراد است.

- [34] Tan, M., & Ki, W. H. (2014). A cascode Miller-compensated three-stage amplifier with local impedance attenuation for optimized complex-pole control. *IEEE Journal of Solid-State Circuits*, 50(2), 440-449.
- [35] Qu, W., Im, J. P., Kim, H. S., & Cho, G. H. (2014, February). 17.3 A 0.9 V 6.3 μ W multistage amplifier driving 500pF capacitive load with 1.34 MHz GBW. In 2014 IEEE International Solid-State Circuits Conference Digest of Technical Papers (ISSCC) (pp. 290-291). IEEE.
- [36] Chong, S. S., & Chan, P. K. (2012). Cross feedforward cascode compensation for low-power three-stage amplifier with large capacitive load. *IEEE Journal of Solid-State Circuits*, 47(9), 2227-2234.
- CMOS OTAs. *Analog Integrated Circuits and Signal Processing*, 86(3), 417-427.
- [18] Peng, X., Sansen, W., Hou, L., Wang, J., & Wu, W. (2010). Impedance adapting compensation for low-power multistage amplifiers. *IEEE Journal of Solid-State Circuits*, 46(2), 445-451.
- [19] Giustolisi, G., & Palumbo, G. (2020). Design of three-stage OTA based on settling-time requirements including large and small signal behavior. *IEEE Transactions on Circuits and Systems I: Regular Papers*, 68(3), 998-1011.
- [20] Liu, S., Zhu, Z., Wang, J., Liu, L., & Yang, Y. (2018). A 1.2-V 2.41-GHz three-stage CMOS OTA with efficient frequency compensation technique. *IEEE Transactions on Circuits and Systems I: Regular Papers*, 66(1), 20-30.
- [21] Fordjour, S. A., Riad, J., & Sánchez-Sinencio, E. (2020). A 175.2-mW 4-stage OTA with wide load range (400 pF–12 nF) using active parallel compensation. *IEEE Transactions on Very Large Scale Integration (VLSI) Systems*, 28(7), 1621-1629.
- [22] Lau, S. K., Mok, P. K., & Leung, K. N. (2007). A low-dropout regulator for SoC with $\frac{1}{Q}$ reduction. *IEEE Journal of Solid-State Circuits*, 42(3), 658-664.
- [23] Dhanasekaran, V., Silva-Martinez, J., & Sanchez-Sinencio, E. (2009). Design of Three-Stage Class-AB 16 Ω Headphone Driver Capable of Handling Wide Range of Load Capacitance. *IEEE Journal of Solid-State Circuits*, 44(6), 1734-1744.
- [24] Yan, Z., Mak, P. I., Law, M. K., & Martins, R. P. (2013). A 0.016-mm² 144- μ W Three-Stage Amplifier Capable of Driving 1-to-15 nF Capacitive Load With >0.95 -MHz GBW. *IEEE journal of solid-state circuits*, 48(2), 527-540.
- [25] Riad, J., Estrada-López, J. J., Padilla-Cantoya, I., & Sánchez-Sinencio, E. (2020). Power-scaling output-compensated three-stage OTAs for wide load range applications. *IEEE Transactions on Circuits and Systems I: Regular Papers*, 67(7), 2180-2192.
- [26] Reay, R. J., & Kovacs, G. T. (2002). An unconditionally stable two-stage CMOS amplifier. *IEEE journal of solid-state circuits*, 30(5), 591-594.
- [27] Aminzadeh, H., & Valinezhad, M. M. (2021). Hybrid cascode compensation with Q-factor control module for three-stage OTAs driving ultra-large load capacitors. *Circuit World*, 47(4), 345-356.
- [28] Grasso, A. D., Marano, D., Palumbo, G., & Pennisi, S. (2017). High-performance three-stage single-Miller CMOS OTA with no upper limit of C_L . *IEEE Transactions on Circuits and Systems II: Express Briefs*, 65(11), 1529-1533.
- [29] Aminzadeh, H., Valinezhad, M. M., & Grasso, A. D. (2024). Hybrid cascode compensation with hybrid Q-factor control for three-stage unconditionally stable amplifiers. *IEEE Access*, 12, 128061-128070.
- [30] Dong, S., & Zhu, Z. (2018). A transconductance-enhancement cascode Miller compensation for low-power multistage amplifiers. *Microelectronics Journal*, 73, 94-100.
- [31] Aminzadeh, H., Danaie, M., & Serdijn, W. A. (2013). Hybrid cascode feedforward compensation for nano-scale low-power ultra-area-efficient three-stage amplifiers. *Microelectronics Journal*, 44(12), 1201-1207.
- [32] Shin, H., Kim, J., Jang, D., Cho, D., Jung, Y., Cho, H., ... & Je, M. (2020). An energy-efficient three-stage amplifier achieving a high unity-gain bandwidth for large capacitive loads without using a compensation zero. *IEEE Solid-State Circuits Letters*, 3, 530-533.
- [33] Qu, W., Singh, S., Lee, Y., Son, Y. S., & Cho, G. H. (2016). Design-oriented analysis for Miller compensation and its application to multistage amplifier design. *IEEE Journal of Solid-State Circuits*, 52(2), 517-527.