



فصلنامه پژوهش‌های نوین در مهندسی برق و الکترونیک هوایی

سال اول، شماره ۱، زمستان ۱۴۰۴

- ۱..... کنترل فازی نرخ بیت ویدئو در استاندارد HEVC چندنما
(فرهاد رثوف مهر، عطیه حسینی، مهدی رضایی)
- ۱۱..... RF به کمک مدل EKV
(غلامرضا خادم وطن، علی جلالی)
- ۲۸..... CPW-Fed
(مجتبی میثانی، رسول کرد)
- ۳۷..... الگوریتم جدید مسیریابی و تخصیص طیف در شبکه‌های نوری منعطف (R2EF)
(یعقوب خراسانی)
- ۴۵..... کنترل فعال نویز در یک مجرا (تک کاناله) و در کابین خلبان (تک کاناله) با استفاده از فیلترهای تطبیقی
(ابراهیم شفیعی و همکاران)
- ۶۰..... ارائه روشی نوین مبتنی بر منطق مد جریان به منظور بهبود سرعت و توان مصرفی در دروازه‌های منطقی
(رضا مالسیر، محمد باقر غزنوی قوشچی)



اعضاء هیئت تحریریه (به ترتیب حروف الفبا)

دکتر حمید رادمنش

دکتر سیدمحمد رضا موسوی میرکلانی

دکتر فرامرز حسین بابائی

دکتر گیورک باباملک قره‌پتیان

دکتر محمدحسین معیری



فصلنامه علمی-پژوهشی

پژوهش‌های نوین در مهندسی برق و الکترونیک هوایی

جلد ۱/ شماره ۱/ پاییز ۱۴۰۳

صاحب امتیاز: دانشگاه علوم و فنون هوایی شهید ستاری

مدیر مسئول: دکتر بهرنگ هادیان سیاهکل محله

سر دبیر: دکتر جلیل مظلوم

مدیر اجرایی: دکتر غلامرضا سرلک

ویراستار فنی: دکتر محمدجواد رضائی

چاپ و صحافی: انتشارات دانشگاه علوم و فنون هوایی شهید ستاری

نشانی: تهران-میدان آزادی-مهرآباد جنوبی-انتهای خیابان شمشیری

کد پستی: ۱۳۸۴۶-۶۳۱۱۳

تلفکس: ۰۲۱-۶۶۱۹۳۵۳۹

نشانی تارنما: www.mreea.ir

نشانی پست الکترونیک: mreea.sttari@gmail.com

دبیرخانه‌ی نشریه در ویرایش ادبی مطالب آزاد است.
مطالب ارائه شده لزوماً نظر اعضای هیئت تحریریه را منعکس نمی‌کند.

این نشریه در تارنماهای زیر نمایه می‌شود:

سخن سردبیر:

به نام خدا

خوانندگان محترم،

با افتخار و خرسندی، شماره جدید نشریه "پژوهش‌های نوین در مهندسی برق و الکترونیک هوایی" را به شما تقدیم می‌کنیم. این نشریه به عنوان یک منبع معتبر علمی، هدف خود را ترویج و انتشار دستاوردهای نوین و کاربردی در زمینه مهندسی برق و الکترونیک هوایی قرار داده است.

در این نشریه، مقالات منتخب از محققان و پژوهشگران برجسته ارائه شده است که به بررسی چالش‌ها و نوآوری‌های اخیر در این حوزه می‌پردازند. موضوعاتی از جمله طراحی و تحلیل سیستم‌های الکترونیکی و مخابراتی پیشرفته، فناوری‌های نوین در ناوبری هوایی و کاربردهای هوش مصنوعی در بهینه‌سازی عملکرد سیستم‌های الکترونیک هوایی به تفصیل مورد بررسی قرار می‌گیرند.

ما بر این باوریم که تبادل دانش و تجربیات میان پژوهشگران، کلید پیشرفت علمی و تکنولوژیکی است. لذا از شما دعوت می‌کنیم تا با ارائه نظرات و پیشنهادات خود، ما را در بهبود کیفیت نشریه یاری کنید.

امیدواریم مقالات این شماره، الهام‌بخش پژوهشگران و دانشجویان بوده و به ارتقاء سطح علمی و عملی در حوزه مهندسی برق و الکترونیک هوایی کمک نماید.

با احترام،

جلیل مظلوم

سردبیر نشریه "پژوهش‌های نوین در مهندسی برق و الکترونیک هوایی"

فهرست مقالات

- کنترل فازی نرخ بیت ویدئو در استاندارد HEVC چندنما..... ۱
- استفاده از ضریب وارونگی برای تفسیر مصالحه‌های عملکرد قطعات MOS در مدارات آنالوگ و RF به کمک مدل EKV.... ۱۱
- طراحی و شبیه‌سازی یک دیپلکسر موج سطحی با استفاده از سطوح امپدانس تانسوری ولانچر CPW-Fed..... ۲۸
- الگوریتم جدید مسیریابی و تخصیص طیف در شبکه‌های نوری منعطف (R^2_{EF})..... ۳۷
- کنترل فعال نویز در یک مجرا (تک‌کاناله) و در کابین خلبان (چندکاناله) با استفاده از فیلترهای تطبیقی..... ۴۶
- ارائه روشی نوین مبتنی بر منطق مد جریان به منظور بهبود سرعت و توان مصرفی دروازه‌های منطقی..... ۶۰



Fuzzy Bitrate Control for Multiview HEVC Video

Farhad Raufmeh^{۱*}, Atiyeh Hosseini^۱, Mehdi Rezaei^۱

Department of Electrical and Computer Engineering, University of Sistan and Baluchestan, Zahedan, Iran

* farhad.raufmeh^۱@gmail.com

(Recived times: ۲۰۲۴/Jun/۲۷, Accept time: ۲۰۲۴/Sep/۰۸)

Abstract

Digital images and videos are among the signals exchanged in digital aerial communication systems. However, bandwidth limitations and buffer size constraints are among the challenges in transmitting this category of signals. To address this, a tool called a Bitrate Controller is used. This paper proposes a Fuzzy Bitrate Controller (FRC) for the MV-HEVC standard. The FRC utilizes separate virtual buffers for each view to enforce bitstream buffering constraints. This method controls the bitrate of all views by adjusting the Quantization Parameter (QP) at the Group-of-Pictures (GOP) level. The proposed controller prevents unnecessary QP fluctuations, as this factor directly impacts the stability of the perceptual quality of the reconstructed video. Finally, the aforementioned controller was implemented and tested in the standard reference software. Experimental results prove that the proposed controller achieves the target bitrate with ۹۹,۱۰% accuracy and adheres to the buffer constraints. Furthermore, the rate-distortion performance of the FRC is only ۰,۰۱ dB worse than the fixed quantization parameter encoding method.

Keyword: Bit rate, Control, Fuzzy, Multiview, Video, Standard MV-HEC



دانشگاه علوم و فنون هوایی شهید ستاری
پژوهش‌های نوین در مهندسی برق و الکترونیک هوایی
<https://www.mreca.ir>



کنترل فازی نرخ بیت ویدئو در استاندارد HEVC چندنما

فرهاد رئوف‌مهر^{۱*}، عطیه حسینی^۱، مهدی رضائی^۱

^۱دانشکده مهندسی برق و کامپیوتر، دانشگاه سیستان و بلوچستان، زاهدان، ایران

*farhad.raufmehar@gmail.com

(تاریخ ارسال مقاله: ۱۴۰۳/۰۴/۰۷ تاریخ پذیرش مقاله: ۱۴۰۳/۰۶/۱۸)

واژگان کلیدی

نرخ بیت
کنترل
فازی
چندنما
ویدئو

استاندارد MV-HEVC

چکیده

تصاویر و ویدئوی دیجیتال، از جمله سیگنال‌های مورد مبادله در سامانه‌های ارتباطی دیجیتال هوایی می‌باشند. اما، محدودیت پهنای باند و حجم بافر، از جمله چالش‌های انتقال این دسته از سیگنال‌ها است، که برای مقابله با آن از ابزاری به نام کنترل کننده نرخ بیت استفاده می‌شود. در این مقاله، یک کنترل کننده فازی نرخ بیت (FRC) ویدئو برای استاندارد MV-HEVC پیشنهاد شده است. FRC به منظور اعمال محدودیت‌های بافرسازی رشته بیت، از بافرهای مجازی جداگانه برای هر یک از نماها بهره می‌گیرد. این روش، نرخ بیت همه نماها را از طریق تنظیم پارامتر کمی‌سازی (QP) در سطح گروه-تصویر (GOP) کنترل می‌کند. کنترل کننده پیشنهادی از نوسانات غیرضروری QP جلوگیری می‌کند زیرا این عامل، تأثیر مستقیم بر روی پایداری کیفیت ادراکی ویدئوی بازسازی شده دارد. در نهایت کنترل کننده مذکور در نرم‌افزار مرجع استاندارد پیاده‌سازی و مورد آزمایش قرار گرفته است. نتایج آزمایشات ثابت می‌کنند که کنترل کننده پیشنهادی با دقت ۹۹/۱۰ درصد به نرخ بیت هدف دست یافته و محدودیت‌های بافر را رعایت می‌کند. علاوه بر این، عملکرد نرخ-اعوجاج FRC تنها ۰/۱dB با روش کدگذاری توسط پارامتر کمی‌سازی ثابت اختلاف دارد.

۱- مقدمه

HEVC^۱ یک استاندارد فشرده سازی پیچیده برای ویدئوهای چندنما می‌باشد [۱]. این استاندارد به دلیل بهره‌گیری از مراجع بین‌نمایی در تخمین حرکت، بازدهی فشرده‌سازی بالاتری نسبت به استاندارد تک‌نما دارد. اما انتقال ویدئوهای چندنما همچنان یک چالش بزرگ در مسیر خدماتی است که با محدودیت‌های از جمله پهنای باند و تأخیر بافرسازی مواجه‌اند. از این رو، طراحی یک الگوریتم کنترل نرخ بیت^۲ (RCA) متناسب با محدودیت‌های نامبرده ضروری می‌باشد. طراحی این الگوریتم باید به گونه‌ای باشد که بتواند ضمن انطباق بر محدودیت‌های بافرسازی و پهنای باند، بین بازدهی فشرده‌سازی و کیفیت ویدئو یک مصالحه برقرار سازد. کاربردهای ویدئو از منظر تأخیر قابل تحمل توسط کاربر به دو دسته کاربردهای با

برداشت ویدئوهای چندنما، نسل جدیدی از خدمات چندرسانه‌ای را فراهم آورده که یک تجربه سه‌بعدی واقع‌گرایانه را برای تماشاگران خلق می‌کنند. از جمله این خدمات می‌توان به ویدئوهای سه‌بعدی، ویدئوهای نقطه‌ای دید آزاد، همایش تصویری سه‌بعدی و مواردی از این قبیل اشاره نمود. این قبیل از سیگنال‌های ویدئویی، حجم عظیمی از داده را تولید می‌کنند. این پدیده از افزونگی‌های مکانی و زمانی نشأت می‌گیرد. از این رو، فشرده‌سازی ویدئوهای چندنما از طریق بهره‌گیری از افزونگی‌های مذکور به عنوان یک راه‌حل مناسب جهت تحقق محتوای سه‌بعدی معرفی شده است. MV-

۲. Rate Control Algorithm (RCA)

۱. Multi View-High Efficiency Video Coding (MV-HEVC)

تأخیر کم و کاربردهای با تأخیر زیاد تقسیم می‌شوند. کاربردهای با تأخیر کم نظیر مکالمه‌ی تصویری نیازمند یک ویدئو با نرخ بیت ثابت (CBR)^۱ می‌باشند به نحوی که نرخ بیت میانگین در کوتاه مدت ثابت باشد. در مقابل در کاربردهای با تأخیر زیاد مانند جاری سازی و پخش، به ویدئو با نرخ بیت متغیر (VBR)^۲ نیاز است به طوری که نرخ بیت میانگین در بلند مدت ثابت باشد. به بیانی دیگر، در کاربردهای با تأخیر زیاد، نوسانات کوتاه مدت نرخ بیت قابل پذیرش است. در حالت کلی، ویدئوهای VBR از کیفیت ادراکی بهتر و بازدهی فشرده سازی بالاتری نسبت به ویدئوهای CBR برخوردارند [۲].

در کنترل کننده‌های مرسوم ابتدا یک فرایند تخصیص بیت اجرا می‌شود. در این فرایند براساس محدودیت‌های عملی و ویژگی‌های ویدئو، تعداد بیت‌های مورد نیاز را برای هر بخش از ویدئو نظیر گروه تصویری (GOP)^۳، فریم^۴ و واحدهای پایه (BU)^۵ محاسبه می‌کند. سپس، پارامتر کمی سازی (QP)^۶ براساس تعداد بیت‌های تخصیص یافته و پیچیدگی کدگذاری محاسبه می‌شود. معمولاً برای انجام مراحل نامبرده از یک مدل نرخ-اعوجاج (RD)^۷ استفاده می‌شود. پارامترهای مدل نرخ-اعوجاج براساس نتایج کدگذاری به‌روزرسانی می‌شوند.

تاکنون کنترل کننده‌های متعددی برای استاندارد HEVC پیشنهاد شده است. اغلب این کنترل کننده‌ها متناوباً با کاربردهای با نرخ بیت ثابت طراحی شده و از مدل نرخ-اعوجاج بهره می‌برند [۳]. ابتدایی‌ترین کنترل کننده‌ها براساس مدل نرخ-پارامتر کمی سازی (R-Q)^۸ طراحی شده‌اند [۳]. به عنوان مثال، در مرجع [۴] از یک مدل R-Q تربیعی استفاده شده است که بعدها مرحله‌ی تخصیص بیت آن توسط یک کنترل کننده‌ی فازی در مرجع [۵] اصلاح گردید. همچنین نمونه‌هایی از کنترل کننده‌های فازی-PID^۹ مجهز به مدل R-Q وجود دارد. علاوه بر موارد فوق، از مدل‌های R-Q لاپلا سین [۶] و نمائی [۷] نیز در طراحی کنترل کننده‌ها بهره گرفته شده است. نرخ- ρ (R- ρ)^{۱۰} مدلی دیگر است که در طراحی کنترل کننده‌ی نرخ بیت کاربرد دارد [۳]. ρ ، تعداد ضرایب تبدیل کمی

شده‌ی غیرصفر را نشان می‌دهد [۳]. از جمله کاربردهای مدل R- ρ می‌توان به استفاده از نوع خطی آن در استاندارد HEVC [۹] و نوع تربیعی آن در استاندارد MV-HEVC [۱۰] اشاره نمود. اما موفق‌ترین مدل تا به امروز نرخ- λ (R- λ)^{۱۱} می‌باشد [۳]. λ شیب خط مماس بر منحنی RD را نشان می‌دهد [۳]. این مدل برای اولین بار توسط مرجع [۱۱] ارائه و بکارگیری شد. پس از آن، سایر پژوهش‌گران با انجام اصلاحاتی در مرحله‌ی تخصیص بیت و نحوه‌ی مدل سازی اعوجاج، سعی در ارتقاء عملکرد این روش داشته‌اند. از جمله‌ی اصلاحات صورت گرفته در مرحله‌ی تخصیص بیت می‌توان به لحاظ کردن نواحی حرکت [۱۲]، پیچیدگی زمینه و تمرکز انرژی [۱۳] و اطلاعات مکان-زمان [۱۴] اشاره کرد. همچنین، می‌توان برای بهبود مدل سازی اعوجاج، از معیارهای ادراکی نظیر شاخص تشابه ساختاری (SSIM)^{۱۲} [۱۵، ۱۶] و اعوجاج قابل درک (JND)^{۱۳} [۱۷، ۱۸] بهره گرفت. یادگیری ماشین یک ترفند توانمند است که امروزه کاربرد گسترده‌ای در پردازش ویدئو دارد [۱۹]. از این رو می‌توان از یادگیری ماشین برای استخراج ویژگی‌های تصویر [۲۰، ۲۱] و تخمین دقیق RD [۲۲، ۲۳] بهره گرفت. با توجه به اینکه تخمین بین فریمی^{۱۴} منجر به انتشار اعوجاج بر روی کل رشته‌ی ویدئویی می‌شود، عده‌ای از پژوهشگران اقدام به مدل سازی وابستگی کیفیت نموده تا از انتشار اعوجاج در حین فرایند کنترل جلوگیری شود [۲۴، ۲۵]. در مرجع [۲۶] پژوهشگران توانستند با در نظر گرفتن وابستگی خطای کنترل در ضابطه‌ی کنترل، مقدار واریانس خطا را کاهش بدهند. ضمناً، از مدل R- λ برای کنترل نرخ بیت سیگنال‌های ویدئویی ویژه‌ی نظیر ۳۶۰° [۲۷، ۲۸]، نقطه ابری^{۱۵} [۲۹]، محتوی صفحه^{۱۶} [۳۰]، مقیاس‌پذیر^{۱۷} [۳۱] و سه بعدی^{۱۸} [۳۲] نیز استفاده شده است. نامی روش‌هایی که تاکنون مورد بررسی قرار گرفته‌اند، برای کنترل نرخ بیت کاربردهای VBR مناسبند. برای اولین بار در یک پژوهش ایده کنترل نیمه فازی نرخ بیت بر روی استاندارد H.۲۶۴/AVC^{۱۷} پیشنهاد گردید [۲]. با الهام گرفتن از این طرح، کنترل کننده‌های متناوباً با کاربردهای VBR استاندارد HEVC ارائه گردید که قادرند نوسانات نرخ بیت را در سطح

تاکنون کنترل کننده‌های متعددی برای استاندارد HEVC پیشنهاد شده است. اغلب این کنترل کننده‌ها متناوباً با کاربردهای با نرخ بیت ثابت طراحی شده و از مدل نرخ-اعوجاج بهره می‌برند [۳]. ابتدایی‌ترین کنترل کننده‌ها براساس مدل نرخ-پارامتر کمی سازی (R-Q)^۸ طراحی شده‌اند [۳]. به عنوان مثال، در مرجع [۴] از یک مدل R-Q تربیعی استفاده شده است که بعدها مرحله‌ی تخصیص بیت آن توسط یک کنترل کننده‌ی فازی در مرجع [۵] اصلاح گردید. همچنین نمونه‌هایی از کنترل کننده‌های فازی-PID^۹ مجهز به مدل R-Q وجود دارد. علاوه بر موارد فوق، از مدل‌های R-Q لاپلا سین [۶] و نمائی [۷] نیز در طراحی کنترل کننده‌ها بهره گرفته شده است. نرخ- ρ (R- ρ)^{۱۰} مدلی دیگر است که در طراحی کنترل کننده‌ی نرخ بیت کاربرد دارد [۳]. ρ ، تعداد ضرایب تبدیل کمی

۱۰. Rate- ρ (R- ρ)

۱۱. Rate- λ (R- λ)

۱۲. Structural SIMilarity index (SSIM)

۱۳. Just Noticeable Distortion (JND)

۱۴. Inter-frame

۱۵. Cloud-point

۱۶. Screen Content

۱۷. Scalable

۱۸. ۳-Dimentional (۳D)

۱. Constant Bit Rate (CBR)

۲. Variable Bit Rate (VBR)

۳. Group of Picture (GOP)

۴. Frame

۵. Basic Unit (BU)

۶. Quantization Parameter (QP)

۷. Rate-Distortion (RD)


۸. Rate-Quantization (R-Q)

۹. Proportional Integral Derivative (PID)

ادامه‌ی این مقاله بدین صورت مرتب شده است: بخش ۲ به جزئیات کنترل‌کننده‌ی پی‌شنهادی اختصاص داده شده است. بخش ۳ به بررسی نتایج پیاپی سازی می‌پردازد. و در نهایت نتیجه‌گیری از مطلب این پژوهش در بخش ۴ آورده شده است.

۲- کنترل کنندهی نرخ بیت فازی پیشنهادی

در این الگوریتم، کنترل نرخ بیت از طریق تنظیم پارامتر کمی سازی در سطح گروه تصویر انجام می شود. نمودار بلوکی روش پیشنهادی در شکل (۱) نمایش داده شده است.



شکل (۱): نمودار بلوکی کنترل کننده ی نرخ بیت پیشنهادی

اجزاء اصلی سیستم کنترلی پیشنهادی عبارتند از: ۱- کنترل کننده‌ی فازی و ۲- تعدادی بافر مجازی متناظر با هر نما. بافر مجازی برای اعمال محدودیت‌های بافر و تأخیر کدگشا بر روی رشته بیت کاربرد دارد. یک سیستم فازی

GOP [۳۳] و فریم [۳۴] سرکوب نمایند. نوع ارتقاء یافته‌ی این طرح نیز در مرجع [۳۵] به صورت یک کنترل کننده‌ی فازی-PID ارائه گردید. لازم به ذکر است که در برخی از مراجع کنترل کننده‌های فازی برای ویدئوهای مقیاس‌پذیر پیشنهاد شده است [۳۶، ۳۷]. الگوریتم‌های پیشنهاد شده در مراجع [۳۷-۳۳] عملیات کنترل را در یک گذر^۱ انجام می‌دهند. نوع ویژه‌ای از کنترل کننده‌های VBR وجود دارند که عملیات کنترل را در دو گذر اجرا می‌کنند که برای کاربردهای غیربلادرنگ^۲ مناسبند [۴۰-۳۸]. VVC^۳ به‌روزترین استاندارد فشرده‌سازی ویدئو می‌باشد که در سال ۲۰۲۰ نسخه‌ی نهایی آن منتشر گردید [۴۱، ۴۲]. برای کاربردهای CBR و VBR این استاندارد، به ترتیب کنترل کننده‌هایی در مراجع [۴۵-۴۳] و [۴۷-۴۶] ارائه شده است. اغلب روش‌ها [۴۹-۳۱، ۴۰-۳۳، ۴۷-۴۳] برای کدگذاری ویدئوهای تک‌نما کاربرد داشته و لذا به ویدئوهای چندنما قابل تعمیم نمی‌باشند. تا به امروز تعداد محدودی کنترل کننده‌ی نرخ بیت نیز مختص استاندارد MV-HEVC پیشنهاد شده‌اند. به عنوان مثال مقاله [۴۹]، کنترل کننده‌ی تک‌نما را در استاندارد MV-HEVC پیاده‌سازی کرده و ضمن تخمین میانگین تفاضل مطلق (MAD)^۴ بین‌نمایی، اقدام به کنترل دقیق نرخ بیت نماهای جانبی نموده است. در مرجع [۵۰]، یک الگوریتم تخصیص بیت سطح فریم ارائه گردید. این الگوریتم براساس یک مدل نرخ-عوجاج بازگشتی می‌باشد که از ویژگی‌های ویدئو و وابستگی‌های زمانی و بین‌نمایی بهره می‌برد. یک الگوریتم تخصیص بیت سطح فریم دیگر توسط مرجع [۵۱] برای MV-HEVC پیشنهاد گردید که مبنای محاسبات آن وابستگی‌های بین‌نمایی است. در این الگوریتم از عوجاج نماهای مرجع جهت مدل سازی نرخ-عوجاج نصابور در نماهای غیرمرجع استفاده می‌شود. سپس با بکارگیری این مدل نرخ-عوجاج، تخصیص بیت بین‌نمایی به صورت یک مسئله‌ی بهینه‌سازی تعریف شده و در نهایت به روش ضرایب لاگرانژ حل می‌شود. روش‌های اشاره شده برای کاربردهای نرخ بیت ثابت مناسب بوده و قابلیت پاسخ‌گویی به نیازمندی‌ها و بهره‌گیری از امکانات در کاربردهای با نرخ بیت متغیر را ندارند.

در این مقاله، یک الگوریتم کنترل نرخ بیت برای استاندارد MV-HEVC ارائه شده است. این الگوریتم با الهام گرفتن از مرجع [۲] طراحی شده و برای کاربردهای با نرخ بیت متغیر مناسب می‌باشد. الگوریتم پیشنهادی از یک کنترل کننده‌ی فازی برای تعیین پارامتر کمی سازی تحت محدودیت‌های بافر و پهنای باند استفاده می‌کند. الگوریتم پیشنهادی با

4. Mean Absolute Difference (MAD)

Δ. Fuzzy Rate Controller

6. Constant QP (CQP)

__ Pass

2. Non-real-time

3. Versatile Video Coding (VVC)

و F به ترتیب نمادهای نرخ بیت هدف^۴ نمای k ام و نرخ فریم^۵ می‌باشند. لازم به ذکر است که اندازه بافرهای مجازی براساس تأخیر اولیه‌ی بافرسازی قابل تحمل توسط کاربر تعیین می‌شود. در ابتدای فرایند کدگذاری فرض می‌کنیم که ۶۰ درصد از کل ظرفیت بافر مصرف شده است. بنابراین، تأخیر اولیه‌ی بافرسازی توسط رابطه‌ی (۳) محاسبه می‌شود:

$$Delay^k = \frac{0.6 \times (O_{B_{max}}^k - O_{B_{min}}^k)}{R_T^k} \quad (3)$$

در رابطه‌ی (۳)، $O_{B_{min}}^k$ و $O_{B_{max}}^k$ به ترتیب حداکثر و حداقل میزان پری بافر در نمای k ام را نشان می‌دهند.

۲-۲- کنترل کننده‌ی فازی

کنترل کننده‌ی فازی، تغییرات پارامتر کمی‌سازی در هر گروه تصویر را براساس دو سیگنال بازخورد تعیین می‌کند. این دو سیگنال بازخورد عبارتند از بیت‌های مصرفی GOP قبلی و میزان حجم اشغال شده‌ی بافر پس از کدگذاری GOP قبلی در هر نما. به منظور همسان‌سازی مقیاس، سیگنال‌های بازخورد دریافتی نرمالیزه^۶ می‌شوند. سیگنال بازخورد بافر با تقسیم بر اندازه بافر بهنجار می‌شود. همچنین، بهنجارسازی بازخورد دریافتی از تعداد بیت‌های مصرفی با تقسیم بر تعداد بیت هدف انجام می‌شود. بهنجارسازی سیگنال‌های بازخورد توسط روابط (۴) و (۵) صورت می‌گیرد:

$$x_1 = O_B^k / S_B^k \quad (4)$$

$$x_2 = \frac{B_{GOP}^k}{TR_{GOP}^k} \quad (5)$$

S_B^k در رابطه‌ی (۴) اندازه‌ی بافر را نشان می‌دهد. تعداد بیت‌های مصرف شده توسط گروه تصویر ماقبل مستقر در k امین نما توسط B_{GOP}^k مشخص شده است. TR_{GOP}^k نیز تعداد بیت هدف برای گروه تصویرهای نمای k ام را مشخص می‌کند. رابطه‌ی (۶)، نحوه‌ی محاسبه‌ی تعداد بیت هدف را نشان می‌دهد:

$$TR_{GOP}^k = \frac{GOP_{Size} \times R_T^k}{F} \quad (6)$$

GOP_{Size} نماد تعداد فریم‌های گروه تصویر می‌باشد.

نیز نرخ بیت ویدئوی را متناسب با دو سیگنال بازخورد^۱ دریافتی از حجم مصرفی بافر و نرخ بیت تولیدی، کنترل می‌کند.

فرایند محاسبه‌ی پارامتر کمی‌سازی براساس پدیده‌ی تشابه تصاویر پی‌درپی درون یک ویدئو انجام می‌شود. در ابتدا، پارامتر کمی‌سازی پایه گروه تصویر ماقبل به عنوان تخمین برای گروه تصویر کنونی مورد استفاده قرار می‌گیرد. سپس کنترل کننده‌ی فازی، میزان تغییرات پارامتر کمی‌سازی پایه را تعیین می‌کند. و در نهایت پارامتر کمی‌سازی پایه هر گروه تصویر براساس رابطه (۱) محاسبه می‌شود:

$$BaseQP_i^k = BaseQP_{i-1}^k + \Delta QPF_i^k \quad (1)$$

در رابطه‌ی (۱)، $BaseQP_i^k$ پارامتر کمی‌سازی پایه‌ی گروه تصویر i ام مستقر در k امین نما می‌باشد. ΔQPF_i^k خروجی کنترل کننده‌ی فازی که تعیین کننده‌ی میزان تغییرات پارامتر کمی‌سازی است را نشان می‌دهد. در این مقاله به منظور جلوگیری از تجاوز از حدود بافر، ۰/۱۵ درصد و ۰/۸۵ درصد از حجم بافر به عنوان آستانه در نظر گرفته شده است. در مواقعی که مصرف بافر به آستانه پایین می‌رسد، مقدار پارامتر کمی‌سازی یک واحد آفست اضافه می‌شود. همچنین، زمانی که مصرف بافر به آستانه‌ی بالا می‌رسد، از مقدار پارامتر کمی‌سازی یک واحد آفست کاسته می‌شود. عمل افزودن و یا کاستن از پارامتر کمی‌سازی تنها یک مرتبه در هر گروه تصویر مجاز می‌باشد. در نهایت، پارامتر کمی‌سازی هر فریم، براساس نوع آن فریم و لایه‌ی زمانی^۲ که در آن مستقر است، توسط ترفند پارامتر کمی‌سازی آباشاری^۳ محاسبه می‌شود. جزئیات بیشتری از اجزاء اصلی کنترل کننده‌ی پیشنهادی در بخش‌های بعدی آورده شده است.

۲-۱- بافر مجازی

در این مقاله، به منظور کنترل مستقل نرخ بیت هر نما، از یک بافر مجازی مختص همان نما استفاده می‌شود. بافرهای مجازی وظیفه‌ی شبیه‌سازی فرایند بافرسازی در سمت کدگشا را بر عهده دارند. حجم اشغال شده‌ی هر بافر پس از کدگذاری هر فریم توسط طبق رابطه‌ی (۲) به‌روزرسانی می‌گردد:

$$O_B^k(i+1) = O_B^k(i) + (R_T^k / F) - B^k(i) \quad (2)$$

در رابطه‌ی (۲)، $O_B^k(i)$ میزان پر بودن بافر قبل از کدگذاری $i+1$ امین فریم مستقر در k امین نما را نشان می‌دهد. $B^k(i)$ تعداد کل بیت‌های هزینه شده جهت کدگذاری i امین فریم از نمای k ام را نمایش می‌دهد. R_T^k

۴. Target bit rate

۵. Frame rate

۶. Normalize

۱. Feedback

۲. Temporal Layer

۳. QP cascading technique

در جدول (۱) حروف L، M و H به ترتیب نماد «کم»، «متوسط» و «زیاد» می‌باشند. علاوه بر این، قیود زبانی توسط حروف V، E، U و A مشخص شده‌اند که به ترتیب نماد «بسیار»، «اضافی»، «فرا» و «مطلق» می‌باشند. در طراحی کنترل کننده‌ی پیشنهادی از یک فازی‌ساز منفرد^۴، غیرفازی‌ساز میانگین مراکز^۵ و موتور استنتاج فازی حاصل ضرب^۶ استفاده شده است. در نتیجه، خروجی کنترل کننده‌ی فازی طبق رابطه‌ی (۷) محاسبه می‌شود [۵۲]:

$$f^k(x_1^k, x_2^k) = \frac{\sum_{i_1=1}^{N_1} \sum_{i_2=1}^{N_2} \mu_{A_{i_1}}(x_1^k) \cdot \mu_{A_{i_2}}(x_2^k)}{\sum_{i_1=1}^{N_1} \sum_{i_2=1}^{N_2} \mu_{A_{i_1}}(x_1^k) \cdot \mu_{A_{i_2}}(x_2^k)} \quad (7)$$

در رابطه‌ی (۷)، $f^k(x_1^k, x_2^k)$ خروجی سیستم فازی برای نمای k ام را نشان می‌دهد. مجموعه‌های فازی ورودی‌ها توسط نماد $\{A_{i_1}^1, A_{i_1}^2, \dots, A_{i_1}^{N_1}\}_{i_1=1,2}$ مشخص شده‌اند. علاوه بر این، $\{\mu_{A_{i_1}^1}(x_1)\}_{1 \leq i_1 \leq N_1}$ و $\{\mu_{A_{i_2}^1}(x_2)\}_{1 \leq i_2 \leq N_2}$ به ترتیب توابع تعلق فازی برای سیگنال‌های ورودی x_1 و x_2 را مشخص می‌کنند. y^{-i,i_2} نماد مقادیر مرکزی مطلوب خروجی^۵ سیستم فازی می‌باشد. جدول (۲)، مقادیر مرکزی مطلوب [۵۲] متناظر با جدول (۱) را نشان می‌دهد:

جدول (۲): مقادیر مرکزی متناظر با قوانین فازی


x_2^k	x_1^k	UL	EL	VL	L	ML	M	MH	H	VH
VH	۶	۶	۶	۵	۴	۳	۲	۱	۰	۰
H	۶	۶	۵	۴	۳	۲	۱	۰	۰	-۱
MH	۶	۵	۴	۳	۲	۱	۰	-۱	-۱	-۲
M	۵	۴	۳	۲	۱	۰	-۱	-۲	-۲	-۳
ML	۴	۳	۲	۱	۰	-۱	-۲	-۳	-۴	-۵
L	۳	۲	۱	۰	-۱	-۲	-۳	-۴	-۵	-۶
VL	۲	۱	۰	-۱	-۲	-۳	-۴	-۵	-۶	-۶

لازم به ذکر است توابع تعلق فازی و مقادیر مرکزی مطلوب، با توجه به نتایج آزمایشات و همچنین به کارگیری تجربیات فرد خبره، تعیین شده‌اند.

شدت کنترل باید با محدودیت‌های بافر و محتوای ویدئوهای مختلف متناسب باشد. بدین منظور، خروجی کنترل کننده‌ی فازی در یک بهره‌ی ثابت مطابق رابطه‌ی (۸) ضرب می‌شود:

$$\Delta QPF_i^k = G_F^k \times f^k(x_1^k, x_2^k) \quad (8)$$

سیگنال‌های ورودی با توجه به توابع عضویت فازی (MSFs)^۱ به مجموعه‌های فازی ورودی نگاشته می‌شوند. چنان‌که شکل (۲) نشان می‌دهد، برای ورودی اول و دوم به ترتیب به تعداد ۹ و ۷ تابع عضویت فازی دوزنقه‌ای در نظر گرفته شده است.



شکل (۲): توابع عضویت فازی ورودی‌های سیستم فازی

سپس، خروجی‌های سیستم فازی از طریق نگاشت مجموعه‌های فازی ورودی براساس قوانین فازی بدست می‌آیند. در نهایت، خروجی‌های سیستم فازی به مقادیر حقیقی نگاشته می‌شوند. کنترل کننده‌ی فازی به منظور فراهم آوردن کیفیت ادراکی پایدار، از نوسانات غیرضروری پارامتر کمی‌سازی جلوگیری می‌کند. تمامی قوانین فازی کنترل کننده‌ی پیشنهادی در جدول (۱) آورده شده است:

جدول (۱): قوانین فازی برحسب متغیرهای زبانی

x_2^k	x_1^k	UL	EL	VL	L	ML	M	MH	H	VH
VH	AH	AH	AH	UH	EH	VH	H	MH	M	
H	AH	AH	UH	EH	VH	H	MH	M	ML	
MH	AH	UH	EH	VH	H	MH	M	ML	L	
M	UH	EH	VH	H	MH	M	ML	L	VL	
ML	EH	VH	H	MH	M	ML	L	VL	EL	
L	VH	H	MH	M	ML	L	VL	EL	UL	
VL	H	MH	M	ML	L	VL	EL	UL	AL	

۴. Product inference engine

۵. Central desired value

۱. Membership Functions (MSFs)

۲. Singleton fuzzifier

۳. Center average defuzzifier

جدول (۴) نتایج مقایسه‌ی عددی روش پیشنهادی و کدگذاری با پارامتر کمی سازی ثابت

نام ویدئو	شماره نما	نام الگوریتم	میانگین QP	کیفیت PSNR		نرخ بیت (kbps)
				میانگین (dB)	نوسانات (dB)	
Undo-Dancer	۰	CQP	۲۸/۰۸	۳۸/۸۰	۱/۳۶	۴۶۲۹/۴
		FRC	۲۸/۲۱	۳۸/۸۹	۱/۴۰	۴۶۸۵/۶
	۱	CQP	۳۱/۰۸	۳۷/۹۴	۱/۰۶	۱۰۵۱/۲
		FRC	۳۱/۱۱	۳۸/۰۱	۱/۰۸	۱۰۵۶/۲
	۲	CQP	۳۱/۰۸	۳۸/۱۱	۱/۱۰	۱۰۰۰/۵
		FRC	۳۱/۰۸	۳۸/۱۹	۱/۱۳	۱۰۱۵/۲
GT-Fly	۰	CQP	۲۸/۰۸	۴۰/۲۵	۱/۳۵	۳۶۹۹/۷
		FRC	۲۸/۰۵	۴۰/۱۸	۱/۳۷	۳۷۵۸/۳
	۱	CQP	۳۱/۰۸	۳۹/۶۵	۱/۲۱	۶۶۴/۱
		FRC	۳۱/۰۹	۳۹/۵۵	۱/۲۰	۶۶۴/۹
	۲	CQP	۳۱/۰۸	۳۹/۶۲	۱/۲۲	۶۸۴/۱
		FRC	۳۱/۱۲	۳۹/۵۱	۱/۲۲	۶۸۶/۷
Balloons	۰	CQP	۲۸/۰۸	۴۳/۰۸	۰/۷۴	۸۹۹/۴
		FRC	۲۸/۱۷	۴۳/۰۵	۰/۷۵	۹۰۲/۵
	۱	CQP	۳۱/۰۸	۴۲/۱۱	۰/۷۱	۳۷۷/۵
		FRC	۳۱/۱۳	۴۲/۰۹	۰/۷۱	۳۷۷/۲
	۲	CQP	۳۱/۰۸	۴۱/۷۹	۰/۶۷	۴۱۲/۲
		FRC	۳۱/۱۲	۴۱/۷۷	۰/۶۷	۴۱۴/۲
Newspaper	۰	CQP	۲۸/۰۸	۴۱/۳۶	۰/۴۲	۹۵۰/۴
		FRC	۲۸/۵۵	۴۱/۳۹	۰/۴۵	۹۵۳/۱
	۱	CQP	۳۱/۰۸	۴۰/۲۷	۰/۳۴	۳۵۶/۷
		FRC	۳۱/۶۵	۴۰/۲۵	۰/۳۷	۳۵۳/۰
	۲	CQP	۳۱/۰۸	۳۹/۸۶	۰/۳۲	۴۰۲/۷
		FRC	۳۱/۸۰	۳۹/۸۴	۰/۳۵	۳۹۸/۳
میانگین	۰	CQP	۲۸/۰۸	۴۰/۸۷	۰/۹۷	۲۵۴۴/۸
		FRC	۲۸/۲۵	۴۰/۸۸	۰/۹۹	۲۵۷۴/۹
	۱	CQP	۳۱/۰۸	۳۹/۹۹	۰/۸۳	۶۱۲/۴
		FRC	۳۱/۲۴	۳۹/۹۷	۰/۸۴	۶۱۲/۸
	۲	CQP	۳۱/۰۸	۳۹/۸۵	۰/۸۳	۶۲۴/۹
		FRC	۳۱/۲۸	۳۹/۸۳	۰/۸۴	۶۲۸/۶

در رابطه‌ی (۸)، G_F نماد بهره‌ی کنترل کننده می‌باشد که در بازه‌ی (۱، ۰/۵) تنظیم می‌شود. این بازه به صورت تجربی بدست آمده است. در مواردی که زمینه‌ی ویدئو پیچیده و یا شدت حرکت در ویدئو تند باشد، بهتر است که تغییرات QP با خروجی سیستم فازی برابر باشد. در غیر این صورت می‌توان شدت کنترل را اندکی کاهش داد.

۳- نتایج آزمایشگاهی

کنترل کننده‌ی پی‌شنهادی این مقاله (FRC) در نرم‌افزار مرجع استاندارد HEVC (موسوم به ۱۶۰-۱۶۰۰ HTM) پیاده‌سازی شده و مورد آزمایش قرار گرفته است. در این آزمایشات، روش پی‌شنهادی با روش کدگذاری با پارامتر کمی سازی ثابت (CQP) مقایسه شده است. ذکر این نکته ضروری است که CQP یک روش بدون کنترل بوده و ممکن است محدودیت‌های بافر را رعایت نکند. دلیل انتخاب CQP برای مقایسه این است که این روش از کیفیت ادراکی بالایی بهره می‌برد. تمامی آزمایشات با کدگذاری ۳ نما از هر ویدئو تحت پیکربندی دستیابی تصادفی^۱ انجام شده‌اند. ویدئوهای مورد استفاده در فرایند آزمایشات این بخش مطابق مندرجات جدول (۳) می‌باشد.

جدول (۳) نام و ویژگی‌های ویدئوهای مورد استفاده در آزمایشات

ردیف	نام ویدئو	ابعاد	نرخ فریم	تعداد فریم
۱	Undo-Dancer	۱۹۲۰x۱۰۸۸	۲۵	۲۵۰
۲	GT-Fly	۱۹۲۰x۱۰۸۸	۲۵	۲۵۰
۳	Balloons	۱۰۲۴x۷۶۸	۳۰	۵۰۰
۴	Newspaper	۱۰۲۴x۷۶۸	۳۰	۳۰۰

در ابتدا تمامی ویدئوهای مندرج در جدول (۳) به روش CQP و با بکارگیری چهار پارامتر کمی سازی شامل (۳۵، ۳۰، ۲۵، ۲۰) کدگذاری شده‌اند. سپس نرخ بیت حاصل از کدگذاری هر نما از ویدئوهای نامبرده، به عنوان نرخ بیت هدف در الگوریتم FRC تنظیم شده است. لازم به ذکر است که از تنظیمات پیش‌فرض استاندارد برای سایر پارامترهای کدگذاری استفاده شده است. تصاویر نوع-I^۲ تنها در نمای پایه استفاده می‌شوند. به همین دلیل، اندازه‌ی بافر مورد استفاده در نمای پایه^۳، ۱/۵ برابر نرخ بیت هدف در نظر گرفته شده است. اما در سایر نماها حجم بافر برابر با نرخ بیت هدف انتخاب شده است. بهره‌ی کنترل کننده‌ی فازی برابر با ۰/۶۵ تنظیم شده است.

در جدول (۴) نتایج کدگذاری توسط دو الگوریتم FRC و CQP آورده شده است. در این جدول، الگوریتم‌های از نظر میانگین پارامتر کمی سازی، میانگین کیفیت مؤلفه‌ی شدت روشنایی بر حسب حداکثر نسبت سیگنال به نویز (PSNR)^۴ مقایسه شده‌اند. علاوه بر این از معیار گرادیان مطلق میانگین

۳. Base view

۴. Peak Signal to Noise Ratio (PSNR)

۱. Random Access (RA) configuration

۲. I-Frame

(MAG) ^۱ برای اندازه‌گیری میزان نوسانات کیفیت، استفاده شده است. MAG براساس رابطه‌ی (۹) محاسبه می‌شود:

$$MAG(PSNR) = \frac{1}{N-1} \sum_{i=1}^{N-1} |PSNR_{i+1} - PSNR_i| \quad (9)$$

در رابطه‌ی (۹)، N و i به ترتیب نماد تعداد کل فریم‌ها و شناسگر هر فریم در ترتیب نمایش، هستند. هرچه مقدار MAG بیشتر باشد، نوسانات کیفیت بیشتر است و این پدیده منجر به افت سطح کیفیت ادراکی می‌شود.


براساس جدول (۴)، عملکرد روش پیشنهادی در مواردی از جمله: میانگین پارامتر کمی‌سازی، میانگین کیفیت و نوسانات کیفیت، بسیار مشابه با روش CQP دارد. همچنین، روش پیشنهادی می‌تواند به نرخ بیت هدف تعیین شده برای هر نما دست یابد.

طبق مندرجات جدول (۴)، مقدار میانگین تأخیر بافرسازی در نمای پایه در زمان به کارگیری روش پیشنهادی و روش CQP به ترتیب (۰/۴۷ s، ۰/۲۹ s) می‌باشد. مقدار این کمیت برای نماهای ۱ و ۲ نیز به ترتیب عبارت است از: (۰/۴۱ s، ۰/۲۹ s) و (۰/۴۱ s، ۰/۲۹ s). اعداد اخیر حاکی از آن است که روش پیشنهادی در مقایسه با CQP توانسته است تأخیر بافرسازی کمتری فراهم آورد.


علاوه بر این، عملکرد نرخ-اعوجاج روش پیشنهادی و CQP با بکارگیری معیار Bjontegaard مورد مقایسه قرار گرفته است. نتایج این مقایسه نشان می‌دهد که میزان افت کیفیت روش پیشنهادی در مقایسه با CQP در نمای پایه، نمای ۱ و نمای ۲ به ترتیب ۰/۱۳ dB، ۰/۰۹ dB و ۰/۰۱ dB است.

می‌باشد. این پدیده ناشی از تغییرات پارامتر کمی‌سازی در حین فرایند کنترل، می‌باشد.


نتایج آزمایشات ثابت می‌کنند که روش پیشنهادی ضمن سرکوب نوسانات لحظه‌ای نرخ بیت به نرخ بیت هدف دست می‌یابد و همچنین از تجاوز از مرزهای بافر جلوگیری می‌کند. نتایج مقایسه‌ی گرافیکی روش‌های نامبرده بر روی ویدئوی GT-Fly در شکل (۳)، (۴) و (۵) نمایش داده شده است.



در شکل (۳) نمودار تغییرات پری بافر، تغییرات کیفیت و تغییرات پارامتر کمی‌سازی در نمای پایه



شکل (۴) نمودار تغییرات پری بافر، تغییرات کیفیت و تغییرات پارامتر کمی‌سازی در نمای ۱



شکل (۵) نمودار تغییرات پری بافر، تغییرات کیفیت و تغییرات پارامتر کمی‌سازی در نمای ۲

این اشکال، روش پیشنهادی و CQP از منظر: تغییرات پری بافر، تغییرات پارامتر کمی‌سازی و تغییرات کیفیت، مورد مقایسه قرار گرفته‌اند.

چنان‌که نمودار وضعیت بافر نشان می‌دهد، روش پیشنهادی محدودیت‌های بافر را رعایت کرده و از سرریز و پاریز بافر در تمامی نماها جلوگیری می‌کند.

- [۹] Wang S, Ma S, Wang S, Zhao D, Gao W (۲۰۱۳) Rate-GOP based rate control for high efficiency video coding. IEEE J Select Top Signal Process ۷(۶):۱۱۰۱-۱۱۱۱
- [۱۰] Yan T, Ra I-H, Wen H, Weng M-H, Zhang Q, Che Y (۲۰۲۰) CTU Layer Rate Control Algorithm in Scene Change Video for Free-Viewpoint Video. IEEE Access ۸:۲۴۵۴۹-۲۴۵۶۰
- [۱۱] Li B, Li H, Li L, Zhang J (۲۰۱۴) λ -domain rate control algorithm for High Efficiency Video Coding. IEEE Trans Image Process ۲۲(۹):۳۸۴۱-۳۸۵۴
- [۱۲] Wang P, Ni C, Li Z, Zhang G (۲۰۱۹) Optimal CTU-level bit allocation in HEVC for low bit-rate applications. Multimedia Tools Appl ۷۸:۲۳۷۳۳-۲۳۷۴۷
- [۱۳] Li Q, Nie J, Yu D (۲۰۲۱) Space-domain-based CTU layer rate control for HEVC. SIViP ۱۵(۸):۱۸۷۳-۱۸۸۰
- [۱۴] Zhao Z, Xiong S, Sun W, He X, Zhang F (۲۰۲۰) An improved R- λ rate control model based on joint spatial-temporal domain information and HVS characteristics. Multimed Tools Appl ۸۰:۳۴۵-۳۶۶
- [۱۵] Li Y, Mou X (۲۰۲۱) Joint Optimization for SSIM-Based CTU-Level Bit Allocation and Rate Distortion Optimization. IEEE Trans Broadcast ۶۷(۲):۵۰۰-۵۱۱
- [۱۶] Yuan H, Wang Q, Liu Q, Huo J, Li P (۲۰۲۱) Hybrid Distortion-Based Rate-Distortion Optimization and Rate Control for H. ۲۶۰/HEVC. IEEE Trans Consum Electron ۶۷(۲):۹۷-۱۰۶
- [۱۷] Lim W, Sim D (۲۰۲۰) A perceptual rate control algorithm based on luminance adaptation for HEVC encoders. SIViP ۱۴(۵):۸۸۷-۸۹۵
- [۱۸] Zhou M, Wei X, Kwong S, Jia W, Fang B (۲۰۲۰) Just noticeable distortion-based perceptual rate control in HEVC. IEEE Trans Image Process ۲۹:۷۶۰۳-۷۶۱۴
- [۱۹] Liu D, Chen Z, Liu S, Wu F (۲۰۱۹) Deep learning-based technology in responses to the joint call for proposals on video compression with capability beyond HEVC. IEEE Trans Circuits Syst Video Technol ۳۰(۵):۱۲۶۷-۱۲۸۰
- [۲۰] Marzuki I, Lee J, Sim D (۲۰۲۰) Optimal CTU-Level Rate Control Model for HEVC Based on Deep Convolutional Features. IEEE Access ۸:۱۶۵۶۷۰-۱۶۵۶۸۲
- [۲۱] Sun X, Yang X, Wang S, Liu M (۲۰۲۰) Content-aware rate control algorithm scheme for HEVC based on static and dynamic saliency detection. Neurocomputing ۴۱۱:۳۹۳-۴۰۵
- [۲۲] Zhang Z, Jing T, Han J, Xu Y, Zhang F (۲۰۱۷) A new rate control scheme for video coding based on region of interest. IEEE Access ۵:۱۳۶۷۷-۱۳۶۸۸
- [۲۳] Gao W, Kwong S, Jia Y (۲۰۱۷) Joint machine learning and game theory for rate control in high efficiency video coding. IEEE Trans Image Process ۲۶(۱۲):۶۰۷۴-۶۰۸۹
- [۲۴] Guo H, Zhu C, Xu M, Li S (۲۰۱۹) Inter-block dependency-based CTU level rate control for HEVC. IEEE Trans Broadcast ۶۶(۱):۱۱۳-۱۲۶
- [۲۵] Zhang M, Zhou W, Wei H, Zhou X, Duan Z (۲۰۲۰) Frame level rate control algorithm based on GOP level quality dependency for low-delay hierarchical video coding. Signal Process: Image Commun ۸۸:۱۱۵۹۶۴
- [۲۶] Chen Z, Pan X (۲۰۱۹) An optimized rate control for low-delay H. ۲۶۰/HEVC. IEEE Trans Image Process ۲۸(۹):۴۵۴۱-۴۵۵۲
- [۲۷] Li L, Yan N, Li Z, Liu S, Li H (۲۰۱۹) λ -Domain Perceptual Rate Control for ۳۶۰-Degree Video Compression. IEEE J Sel Top Signal Process ۱۴(۱):۱۳۰-۱۴۵
- [۲۸] Nien Y-C, Tang C-W (۲۰۲۱) Region-level bit allocation for rate control of ۳۶۰-degree videos using cubemap projection. J Vis Commun Image Represent ۷۹:۱۰۳۲۴۲
- [۲۹] Li L, Li Z, Liu S, Li H (۲۰۲۰) Rate Control for Video-Based Point Cloud Compression. IEEE Trans Image Process ۲۹:۶۲۳۷-۶۲۵۰

این در حالی است که روش CQP منجر به رخداد سرریز در برخی از حالات می‌شود.

۴- نتیجه‌گیری

محدودیت پهنای باند و حجم بافر از جمله چالش‌های انتقال ویدئو در سامانه‌های ارتباط دیجیتال هوایی می‌باشد. کنترل کننده نرخ بیت ایزاری سودمند برای مقابله با این نوع از چالش‌ها است. MV-HEVC، یک استاندارد چندمنما می‌باشد که در آن کنترل نرخ بیت و سطح بافر در تمامی نماهای ویدئو ضرورت دارد. در این مقاله، با در نظر گرفتن چالش‌ها و ضرورت‌های فوق، یک کنترل کننده نرخ بیت ارائه گردید. روش پیشنهادی این مقاله که به اختصار FRC نام دارد، منطبق بر محدودیت‌های کاربردهای VBR می‌باشد. FRC، از QP مورد استفاده در GOP پیشین به عنوان تخمین استفاده نموده و سپس آن را با توجه به سیگنال‌های فیدبک به آرامی اصلاح می‌کند. اصلاح QP توسط یک کنترل کننده فازی صورت می‌گیرد که سیگنال‌های فیدبک، ورودی‌های آن می‌باشند. رشته بیت مصرفی و حجم بافر، دو سیگنال ورودی کنترل کننده را تشکیل می‌دهند. روش پیشنهادی در نرم‌افزار مرجع استاندارد پیاده‌سازی شده و مورد آزمایش قرار گرفته است. نتایج آزمایشات نشان می‌دهند که FRC نوسانات نرخ بیت را سرکوب کرده و با دقت ۹۹/۱۰ درصد، به نرخ بیت هدف دست یافته است. در ضمن، وضعیت حجم بافر نیز به درستی مدیریت شده و هیچ‌گونه تجاوزی از حدود بافر رخ نداده است. تحلیل RD نیز گواه آن است که عملکرد FRC تنها ۰/۱ dB با روش CQP فاصله دارد.

مراجع

- [۱] G. Tech, K. Wegner, Y. Chen, M. Hannuksela and J. Boyce, "MV-HEVC Draft Text ۹," JCT-۳V Doc., JCT۳V-I-۱۰۰۲, Sapporo, JP, Jul. ۲۰۱۴.
- [۲] Rezaei, M., Hannuksela, M.M., and Gabbouj, M.: 'Semi-fuzzy rate controller for variable bit rate video', IEEE Transactions on Circuits and Systems for Video Technology, ۲۰۰۸, ۱۸, (۵), pp. ۶۳۳-۶۴۵
- [۳] Ahmad I, Swaminathan V, Aved A, Khalid S (۲۰۲۱) An overview of rate control techniques in HEVC and SHVC video encoding. Multimed Tools Appl ۸۱(۲۴):۳۴۹۱۹-۳۴۹۵۰
- [۴] Choi H, Yoo J, Nam J, Sim D, Bajić IV (۲۰۱۳) Pixel-wise unified rate-quantization model for multilevel rate control. IEEE J Sel Top Signal Process ۷(۶):۱۱۱۲-۱۱۲۳
- [۵] Sun Y, Childers R, Hilton J (۲۰۲۱) New bufferless rate control for high efficiency video coding. Multimed Tools Appl ۸۰:۲۸۷۶۱-۲۸۷۷۶
- [۶] Hou Y, Wang P, Xiang W, Gao Z, Hou C (۲۰۱۵) A novel rate control algorithm for video coding based on fuzzy-PID controller. SIViP ۹(۴):۸۷۵-۸۸۴
- [۷] Seo C-W, Moon J-H, Han J-K (۲۰۱۳) Rate control for consistent objective quality in high efficiency video coding. IEEE Trans Image Process ۲۲(۶):۲۴۴۲-۲۴۵۴
- [۸] Fang M, Han Y, Wen J (۲۰۲۰) Genetic Algorithm Based Rate Control for AV1. IEEE Signal Process Lett ۲۷:۵۲۰-۵۲۴

- Processing (ICIP), ۲۰۱۶ IEEE International Conference on, ۲۰۱۶. IEEE, pp ۲۱۵۷-۲۱۶۱
- [۵۱] Yuan H, Kwong S, Wang X, Gao W, Zhang Y (۲۰۱۵) Rate distortion optimized inter-view frame level bit allocation method for MV-HEVC. IEEE Transactions on Multimedia ۱۷ (۱۲):۲۱۳۴-۲۱۴۶
- [۵۲] Ross TJ (۲۰۰۵) Fuzzy logic with engineering applications. John Wiley & Sons
- [۳۰] Yang Y, Shen L, Yang H, An P (۲۰۱۹) A content-based rate control algorithm for screen content video coding. J Vis Commun Image Represent ۶۰:۳۲۸-۳۳۸
- [۳۱] Peng Z et al (۲۰۲۱) Inter-layer correlation-based adaptive bit allocation for enhancement layer in scalable high efficiency video coding. Signal Process: Image Commun ۹۵:۱۱۶۲۵۶
- [۳۲] Harshalatha Y, Biswas PK (۲۰۲۱) Structural similarity-based rate control algorithm for 3D video. Multimed Tools Appl ۸۰(۱۷):۲۵۸۹۷-۲۵۹۰۸
- [۳۳] Fani D, Rezaei M (۲۰۱۶) A GOP-level fuzzy rate control algorithm for high-delay applications of HEVC. SIViP ۱۰(۷):۱۱۸۳-۱۱۹۱
- [۳۴] Kamran R, Rezaei M, Fani D (۲۰۱۶) A frame level fuzzy video rate controller for variable bit rate applications of HEVC. J Intell Fuzzy Syst ۳۰(۳):۱۳۶۷-۱۳۷۵
- [۳۵] Fani D, Rezaei M (۲۰۱۷) Novel PID-Fuzzy Video Rate Controller for High-Delay Applications of the HEVC Standard. IEEE Trans Circuits Syst Video Technol ۲۸(۶):۱۳۷۹-۱۳۸۹
- [۳۶] Raufmehrf F, Rezaei M (۲۰۱۸) Fuzzy logic-based scalable video rate control algorithm for highdelay applications of scalable high-efficiency video coding. J Electron Imaging ۲۷(۴):۰۴۳۰۱۳
- [۳۷] Shojaei M, Rezaei M (۲۰۲۰) FJND-based fuzzy rate control of scalable video for streaming applications. Multimed Tools Appl ۲۹(۱۹-۲۰):۱۳۷۵۳-۱۳۷۷۳
- [۳۸] Zupancic I, Naccari M, Mrak M, Izquierdo E (۲۰۱۶) Two-pass rate control for improved quality of experience in UHD TV delivery. IEEE J Sel Top Signal Process ۱۱(۱):۱۶۷-۱۷۹
- [۳۹] Wang S, Rehman A, Zeng K, Wang J, Wang Z (۲۰۱۶) SSIM-motivated two-pass VBR coding for HEVC. IEEE Trans Circuits Syst Video Technol ۲۷(۱۰):۲۱۸۹-۲۲۰۳
- [۴۰] Nakhaei A, Rezaei M (۲۰۲۰) Scene-level two-pass video rate controller for H. ۲۶۵/HEVC standard. Multimed Tools Appl ۸۰:۷۰۲۳-۷۰۳۸
- [۴۱] Hamidouche W et al (۲۰۲۲) Versatile video coding standard: A review from coding tools to consumers deployment. IEEE Consumer Electronics Magazine ۱۱(۵):۱۰-۲۴
- [۴۲] Bross B, Chen J, Ohm J-R, Sullivan GJ, Wang Y-K (۲۰۲۱) Developments in international video coding standardization after AVC, with an overview of Versatile Video Coding (VVC). Proc IEEE ۱۹۰(۹):۱۴۶۳-۱۴۹۳
- [۴۳] Li Y, Chen Z (۲۰۱۸) Rate Control for VVC. JVET-K-۲۹۰, ۱۱th Meeting, Ljubljana, Slovenia
- [۴۴] Hyun MH, Lee B, Kim M (۲۰۲۰) A Frame-Level Constant Bit-Rate Control Using Recursive Bayesian Estimation for Versatile Video Coding. IEEE Access ۸:۲۲۷۲۵۵-۲۲۷۲۶۹
- [۴۵] Liu F, Chen Z (۲۰۲۱) Multi-Objective Optimization of Quality in VVC Rate Control for Low-Delay Video Coding. IEEE Trans Image Process ۳۰:۴۷۰۶-۴۷۱۸
- [۴۶] Raufmehrf F, Salehi MR, Abiri E (۲۰۲۱) A frame-level MLP-based bit-rate controller for real-time video transmission using VVC standard. J Real-Time Image Proc ۱۸(۳):۷۵۱-۷۶۳
- [۴۷] Raufmehrf F, Salehi MR, Abiri E (۲۰۲۱) A neural network-based video bit-rate control algorithm for variable bit-rate applications of versatile video coding standard. Signal Process: Image Commun ۹۶:۱۱۶۳۱۷
- [۴۸] Raufmehrf F, Salehi MR, Abiri E (۲۰۲۴) A neuro-fuzzy QP estimation approach for H.۲۶۶/VVC-based live video broadcasting systems. Signal Process: Image Commun ۸۳ (۱۹), ۵۶۴۲۳:۵۶۴۴۳
- [۴۹] Lim W, Bajic IV, Sim D 'QP initialization and interview MAD prediction for rate control in HEVC-based multi-view video coding'. In: Acoustics, Speech and Signal Processing (ICASSP), ۲۰۱۲ IEEE International Conference on, IEEE, pp ۲۰۴۵-۲۰۴۹, ۲۰۱۳.
- [۵۰] Fiengo A, Chierchia G, Cagnazzo M, Pesquet-Popescu B Convex optimization for frame-level rate allocation in MV-HEVC. In: Image



Interpretation of MOS Transistor Performance Trade-offs in Analog and RF Circuits Using the Inversion Coefficient and the EKV Model

Gholamreza Khadenvatan¹, Ali Jalali^{*}

¹ Department of Electrical Engineering, Shahid Beheshti University, Tehran, Iran

^{*} a_jalali@sbu.ac.ir

(Received times: 1402/May/11, Accept time: 1403/Jul/31)

Abstract

In this paper, the performance trade-offs of a MOSFET are first analyzed in terms of the key design parameter, the Inversion Coefficient (IC), using the EKV model across weak inversion (WI), moderate inversion (MI), and strong inversion (SI) regions. These performance trade-offs include physical dimensions, bias voltages, small-signal parameters, signal distortion, intrinsic voltage gain, intrinsic and extrinsic bandwidths, thermal noise, flicker noise, process-induced mismatch, leakage current, and RF circuit figures of merit as functions of the IC in a 90 nm fabrication technology. Through graphical representation and sweeping the performance metrics versus IC, designers are enabled to select their desired trade-offs. Subsequently, a design space for the MOSFET is introduced, which assists in selecting appropriate transistor bias points to map optimal device performance trade-offs onto the target circuit. To demonstrate the usefulness of this design methodology, the important linearity characteristic (AIP_{1dB}) in single-stage and cascode differential amplifiers is interpreted in terms of the Inversion Coefficient, and the optimal biasing point for the circuit's active devices is determined. Finally, to validate the proposed design approach, the obtained results are compared with simulation results using TSMC's 0.18 μm technology.

Keyword:



استفاده از ضریب وارونگی برای تفسیر مصالحه‌های عملکرد قطعات MOS در مدارات آنالوگ و RF به کمک مدل EKV

غلامرضا خادم‌وطن^۱، علی جلالی^{۱*}

^۱دانشکده مهندسی برق، دانشگاه شهید بهشتی، تهران، ایران

a_jalali@sbu.ac.ir*

(تاریخ ارسال مقاله: ۱۴۰۳/۰۲/۲۲ تاریخ پذیرش مقاله: ۱۴۰۳/۰۵/۱۰)

چکیده

واژگان کلیدی

در این مقاله، ابتدا مصالحه‌های عملکرد قطعه MOSFET بر حسب پارامتر کلیدی طراحی ضریب وارونگی (IC) به کمک مدل EKV در مناطق وارونگی ضعیف (WI)، متوسط (MI) و قوی (SI) بررسی می‌شوند. این مصالحه‌های عملکرد شامل ابعاد فیزیکی، ولتاژهای بایاس، پارامترهای سیگنال کوچک، اعوجاج سیگنال، بهره ذاتی ولتاژ، پهنای باندهای ذاتی و غیر ذاتی، نویز حرارتی، نویز فلیکر، عدم تطابق ناشی از فرآیند ساخت (Mismatch)، جریان نشتی و معیارهای شایستگی مدارهای RF بر حسب IC در تکنولوژی ساخت ۹۰nm می‌باشند. از طریق نمایش گرافیکی و جاروب (Sweep) عملکردها بر حسب IC، امکان انتخاب مصالحه‌های مد نظر طراح فراهم می‌شود. در ادامه، یک صفحه عملیاتی برای قطعه MOSFET معرفی می‌شود که به کمک آن می‌توان نقاط بایاس مناسب ترانزیستورها برای نگاشت مصالحه‌های عملکرد بهینه قطعات در مدار مورد نظر را انتخاب کرد. برای نمایش سودمندی این شیوه طراحی، شاخصه مهم خطینگی (AIP^۳) در تقویت کننده‌های تفاضلی یک طبقه و کسکود بر حسب ضریب وارونگی تفسیر شده و نقطه بهینه بایاسینگ قطعات فعال مدار بدست آورده می‌شود. در نهایت، برای تایید شیوه طراحی ارائه شده، نتایج بدست آمده با نتایج حاصل از شبیه‌سازی با تکنولوژی ۰/۱۸μm شرکت TSMC مقایسه شده است.

WI (Weak Inversion)
MI (Moderate Inversion)
SI (Strong Inversion)
IC (Inversion Coefficient)

عدم تطابق
خطینگی


CMOS در فناوری‌های مدرن زیرمیکرون مناسبت پیدا کرده و در پیش‌بینی عملکرد قطعات با شکست مواجه می‌گردند [۲]. از طرفی طراحی مدارهای آنالوگ و RF همواره با چالش سخت انتخاب مصالحه‌هایی همچون توان، خطینگی، نویز، بهره، ولتاژ تغذیه و پهنای باند مواجه است که رضای آن را به عنوان رئیس یک شش ضلعی معرفی کرده است [۳]. بنابراین، در چنین فضای طراحی پرچالشی طراح نیازمند بکارگیری روش‌های طراحی مناسب جهت پیش‌بینی عملکرد قطعات MOS مدار در فرآیند مورد نظر است که

۱- مقدمه

در فرآیندهای پیشرفته ساخت قطعات الکترونیکی همچون CMOS استاندارد، FD-SOI^۱ و FINFET^۲ که طول کانال ترانزیستور MOS در آنها زیر میکرون‌اند، با کاهش ولتاژ تغذیه که به طور ذاتی در آنها رخ می‌دهد، نقاط بایاس به مناطق وارونگی متوسط (MI) و وارونگی ضعیف (WI) انتقال داده شده‌اند [۱]. بنابراین معادلات جریان درین قطعه MOS در مدل‌های منسوخ Level^۱ و Level^۳ که همچنان در کتاب‌های مهندسی برق نیز تدریس می‌شوند برای طراحی مدارهای آنالوگ و RF از نوع

* Fin Field Effect Transistor

^۱ Fully Depleted-Silicon on Insulator



شکل (۱): (a) - جریان درین بر حسب ولتاژ گیت - سورس و (b) - جریان درین بر حسب IC برای یک ترانزیستور در فرآیند ۲۸nm-FDSOI با عرض کانال ۵۰μm.

- $IC > 10$, Strong Inversion (SI),

جریان درین ترانزیستور بر حسب V_{GS} و IC در شکل‌های (a-۱) و (b-۱) برای فرآیند ۲۸nm-FDSOI نشان داده شده است [۸]. در شکل (a-۱) ملاحظه می‌شود که ناحیه SI علی‌رغم پوشش منطقه وسیعی از ولتاژ V_{GS} تنها یک دهه از جریان درین را پوشش می‌دهد، حال آنکه نواحی MI و WI (برای V_{GS} از ۰ تا ۵mV) چند دهه از جریان درین را پوشش می‌دهند. از سویی دیگر با بررسی شکل (b-۱) ملاحظه می‌شود که هر دهه از جریان درین یک دهه از IC را پوشش می‌دهد. دلیل این امر ارتباط خطی IC با جریان درین است، لذا نتیجه‌گیری می‌شود که برای مدلسازی قطعات MOS در نواحی WI و MI، پارامتر IC مناسبتر است. علاوه بر این، امکان تفسیر تمامی پارامترهای مهم ترانزیستور MOS همچون پهنای باند ذاتی، گین ذاتی، بهره رسانایی و ... با IC وجود دارد [۹]. لذا با تغییر ضریب وارونگی هر یک از قطعات فعال مدار، امکان کشف ناحیه طراحی مناسب قطعات در یک مدار فراهم می‌شود.

یکی از عناصر اولیه در روش‌های طراحی، انتخاب مدل قطعه است. این مدل می‌بایستی از مدارات آنالوگ و RF کم‌توان پشتیبانی کرده و علاوه بر سادگی بتواند با دقت و اعتماد قابل قبولی فیزیک پیچیده قطعات مدرن و با اندازه زیر میکرون امروزی را پیش‌بینی نماید [۱۰]. در سال ۱۹۹۵، C.Enz، F.Krummenacher و E.A.Vittoz مدل EKV را برای ترانزیستورهای MOS توسعه دادند [۱۱، ۱۲]. این مدل جریان درین ترانزیستور MOS را به صورت پیوسته از ناحیه WI تا SI تعریف می‌کند:

اصطلاحاً طراحی Pre-SPICE^۱ نامیده می‌شود [۴]. برای مدتهای طولانی ولتاژ موثر گیت - سورس ($V_{EFF} = V_{GS} - V_T$) به عنوان متغیر طراحی کلیدی در طراحی مدارهای آنالوگ و RF استفاده می‌شد، ولیکن با ظرفیت‌زدن تکنولوژی و کاهش طول کانال ترانزیستورهای MOS در سالیان اخیر و انتقال نقاط کار آنها به مناطق MI و WI، V_{EFF} پارامتر مناسبی برای طراحی محسوب نمی‌شود [۵، ۶]. بنابراین، لزوم وجود یک مدل ساده بر مبنای یک پارامتر کلیدی طراحی مناسب در فناوری‌های فوق زیرمیکرون امروزی که در عین حال دارای معادلات ریاضی معتبر و پیوسته در مناطق وارونگی ضعیف، متوسط و قوی باشد از چالش‌های اساسی طراحان مدارهای آنالوگ و RF است.

در سال ۱۹۹۴، Vittoz با چاپ مقاله‌ای تحت عنوان تکنیک‌های توان پایین، مفهوم ضریب وارونگی را تعریف کرد [۷]. IC، مقدار نرمالیزه شده جریان بایاس درین به جریان مشخصه قطعه (شامل پارامترهای فرآیند و ابعاد هندسی ترانزیستور) است:

$$IC = \frac{I_D}{I_{spec}} = \frac{I_D}{I_{(W/L)}}, \quad I_{spec} = \frac{2n\mu C_{ox} U_T^2}{L} \quad (۱)$$

که I_D جریان بایاس ترانزیستور، I_{spec} جریان مشخصه، $I_{(W/L)}$ جریان تکنولوژی یا فرآیند، L و W به ترتیب عرض و طول کانال ترانزیستور، n ضریب بدنه، μ تحرک حامل‌ها (الکترون یا حفره) در اثر میدان‌های الکتریکی کم، C_{ox} خازن گیت - اکسید در واحد سطح و $U_T = kT/q = 26mV$ ولتاژ ترمودینامیک در دمای اتاق می‌باشند.

IC، میزان وارونگی کانال قطعه MOS را مستقل از ابعاد و فرآیند ترانزیستور نشان می‌دهد:

- $IC < 0.1$, Weak Inversion (WI),
- $0.1 < IC < 10$, Moderate Inversion (MI),

^۱ Pre- Simulation Program with Integrated Circuit Emphasis

داده شده و تاثیر تغییر ضریب وارونگی از ضعیف تا قوی بر این مشخصه‌ها به اختصار توضیح داده می‌شود. صفحه عملیاتی MOSFET برای نمایش مصالحه‌ها در انتخاب ضریب وارونگی، در بخش ۴ معرفی شده است. و نهایتاً، در بخش ۵ شاخصه مهم خطینگی (AIP^۳) در تقویت کننده‌های تفاضلی یک طبقه و کسکود بر حسب ضریب وارونگی محاسبه و با نتایج حاصل از شبیه-سازی در تکنولوژی ۰/۱۸μm شرکت TSMC مقایسه می‌شود.

۲- پارامترهای فرآیند

علی‌رغم اینکه تعداد پارامترها و معادلات مدل EKV در مقایسه با مدل فشرده و پیچیده BSIM^۲ بسیار کمتر است، ولیکن در این مدل نیز حداقل نزدیک به ۷۰ پارامتر جهت توصیف تقریبی قطعه و پدیده‌های فیزیکی آن مورد نیاز است [۱۹]. یکی از شیوه‌های استخراج پارامترهای این مدل تبدیل پارامترهای مدل BSIM به EKV است که به عنوان نمونه در مرجع [۲۰] با استفاده از الگوریتم Levenberg-Marquardt برای تکنولوژی ۰/۱۸μm از نوع CMOS انجام شده است. پارامترهای مهم مدل EKV در تکنولوژی ۹۰nm در جدول (۱) فهرست شده‌اند. لازم به ذکر است که این پارامترها مربوط به تکنولوژی ساخت فرآیند خاصی نبوده و لیکن به صورت معقولی رفتار قطعه nMOS در تکنولوژی ۹۰nm را نشان می‌دهند.

۳- عملکرد قطعه MOS بر حسب ضریب وارونگی

در این بخش به کمک پارامترهای فرآیند فهرست شده در جدول (۱)، تجزیه و تحلیل جامعی بر حسب IC بر روی مصالحه‌های عملکرد قطعه MOSFET اعم از ابعاد فیزیکی، ولتاژهای بایاس، پارامترهای سیگنال کوچک، اعوجاج سیگنال، بهره ذاتی ولتاژ، پهنای باندهای ذاتی و غیر ذاتی، نویز حرارتی، نویز فلیکر، عدم تطابق ناشی از فرآیند ساخت، جریان نشتی و معیارهای شایستگی مدارهای RF در تکنولوژی ۹۰nm انجام می‌شود. از آنجا که روند تغییرات ترانزیستورهای nMOS و pMOS بر حسب IC تقریباً یکسان بوده و تنها به دلیل تفاوت دو قطعه در پارامترهایی همچون n و μ، مقادیر مشخصه‌ها تغییر کرده و رفتار مشخصه‌ها و عملکرد قطعات تقریباً ثابت است، در این بخش تنها روند تغییرات و رفتار مشخصه‌های قطعه nMOS بر حسب ضریب وارونگی در تکنولوژی ۹۰nm بررسی می‌شود. در کلیه پیش‌بینی‌ها، با ثبات نگهداشتن مقادیر جریان درین و طول کلنال به ترتیب در ۱۰۰μA و ۹۰nm، مقدار IC از ۰.۰۱ (وارونگی ضعیف عمیق) تا ۱۰۰ (وارونگی قوی عمیق) سوئیچ می‌شود.

$$I_D(WI - SI) = \tau n \mu C_{OX} U_T^2 \left(\frac{W}{L} \right) \left[\ln \left(1 + e^{\frac{V_{GS} - V_T}{n U_T}} \right) \right]^2 \quad (2)$$

برای احتساب اثرات ابعاد هندسی کوچک قطعه همچون سرعت اشباع و VFMR^۱ کافی است به جای μ رابطه (۳) جایگذاری شود که در آن θ ضریب کاهش تحرک حامل‌ها در اثر میدان عمودی، E_{CRIT} میدان الکتریکی بحرانی افقی در سرعت اشباع و α ضریب توان سرعت اشباع می‌باشند.

$$\mu_{eff} = \frac{\mu}{[1 + \theta(V_{GS} - V_T)] \left[1 + \left(\frac{V_{GS} - V_T}{E_{CRIT}} \right)^\alpha \right]^{\frac{1}{\alpha}}} \quad (3)$$

در سالیان اخیر، کارهای متعددی ارائه شده‌اند که در آنها IC به عنوان پارامتر اصلی و کلیدی طراحی معرفی شده است. Idrissi و سایر نویسندگان با استفاده از IC به عنوان پارامتر اصلی طراحی، یک نوسان ساز و یک میکسر را توسعه داده‌اند [۱۳]. Sansen در مرجع [۱۴] رویه‌ای برای طراحی بلوک-های تقویت کننده کم توان پیشنهاد داده و در مرجع [۱۵] روشی را برای بایاسینگ بهینه قطعات جهت دستیابی به اعوجاج صفر با استفاده از مدل‌های EKV/BSIM^۲ توسعه داده است. در [۱۶]، تجزیه و تحلیل اعوجاج به کمک IC در ماسفت‌های نانومقیاس انجام شده است. در [۱۷] روشی برای طراحی خودکار مدارهای آنالوگ و RF با استفاده از بهینه سازی IC پیشنهاد شده است. در [۱۸] دو شاخص مهم خطینگی یعنی AldB و AIP^۳ در تقویت کننده‌های تفاضلی یک طبقه و کسکود بر اساس مدل EKV و پارامتر اصلی آن یعنی ضریب وارونگی (IC) بررسی شده‌اند. در این مقاله، تغییرات عملکرد قطعه MOSFET اعم از ابعاد فیزیکی، ولتاژهای بایاس، پارامترهای سیگنال کوچک، اعوجاج سیگنال، بهره ذاتی ولتاژ، پهنای باندهای ذاتی و غیر ذاتی، نویز حرارتی، نویز فلیکر، عدم تطابق ناشی از فرآیند ساخت، جریان نشتی و معیارهای شایستگی مدارهای RF بر حسب ضریب وارونگی (IC) در تکنولوژی ۹۰nm به صورت گرافیکی نشان داده می‌شوند. در ادامه، صفحه عملیاتی قطعه MOSFET برای نگاشت عملکرد بهینه قطعات در مدار مورد نظر معرفی می‌شود. برای نمایش سودمندی این شیوه طراحی، شاخصه مهم خطینگی (AIP^۳) در تقویت کننده‌های تفاضلی یک طبقه و کسکود بر حسب ضریب وارونگی تفسیر شده و نقطه بهینه بایاسینگ قطعات فعال مدار بدست آورده می‌شود. در نهایت، برای تایید شیوه طراحی ارائه شده، نتایج بدست آمده با نتایج حاصل از شبیه‌سازی در تکنولوژی ۰/۱۸μm شرکت TSMC^۲ مقایسه می‌شوند. ساختار مقاله به این شکل است که در بخش ۲، پارامترهای مهم مدل EKV در فرآیند ۹۰nm خلاصه شده‌اند. در بخش ۳، کلیه مشخصه‌های عملکرد قطعه MOS بر حسب IC به صورت گرافیکی نمایش


۳. Berkeley Short-channel IGFET Model

۱. Vertical Field Mobility Reduction

۲. Taiwan Semiconductor Manufacturing Company

جدول (۱): پارامترهای مهم فرآیند مدل ساده شده EKV برای ترانزیستورهای nMOS در تکنولوژی ۹۰nm از نوع CMOS.

Parameter	Description	Value for nMOS	Unit
t_{ox}	Oxide Thickness	۲/۳۳	nm
μ_c	Low Field Mobility	۴۵۴	$\mu A/V^2$
γ	Body Effect Factor	۰/۳۲	$V^{1/2}$
V_{sat}	Saturation Velocity	۱۱۴۰۰۰	m/s
α	Velocity Saturation Transition Exponent	۱/۱۵	--
n	Slope Factor	۱/۳	--
V_{To}	Threshold Voltage	۰/۳۷۵	V
θ	Mobility Reduction Factor	۰/۵۱	V^{-1}
β	Exponent for Velocity Saturation and VFMR Effects	۰/۸	--
DL	Lateral Diffusion at Length	۰/۰۰۵	μm
DW	Lateral Diffusion at Width	۰/۰۱۲	μm
AF	Flicker Noise Slope	۰/۸۵	--
ϕ_F	Half of Fermi Potential	۰/۴۲۸	V
L_{min}	Minimum Channel Length	۰/۰۹	μm
Optional user design inputs			
f	Operation Frequency	۱	HZ
V_{DD}	Supply Voltage	--	V
V_{SB}	Source-Body Voltage	--	V
V_{DS}	Drain-Source Voltage	--	V
T	Temperature	۳۰۰	K



شکل (۲): فاکتور ابعاد (W/L) و مساحت گیت (WL) قطعه nMOS بر حسب ضریب وارونگی در یک فرآیند ۹۰nm از نوع CMOS در جریان درین ۱۰۰μA و $L = 90\text{nm}$.
 V_{EFF} و V_{DSsat} در نواحی WI و MI اندکی افزایش می‌یابند، ولیکن به دلیل اثرات سرعت اشباع در ناحیه SI این افزایش قابل توجه است.

۳-۱- پارامترهای ابعاد هندسی


در شکل (۲)، فاکتور ابعاد (W/L) و مساحت گیت (WL) قطعه nMOS بر حسب ضریب وارونگی در یک فرآیند ۹۰nm از نوع CMOS در جریان درین ۱۰۰μA نشان داده شده است. واضح است که با افزایش ضریب وارونگی، فاکتور ابعاد و متعاقباً عرض کانال و مساحت گیت کاهش می‌یابند.

۳-۲- پارامترهای بایاس DC


ولتاژ موثر گیت - سورس ($V_{EFF} = V_{GS} - V_T$) نشان می‌دهد که در صورت مثبت بودن علامت V_{EFF} ، ولتاژ گیت - سورس نقطه کار چقدر از ولتاژ آستانه قطعه nMOS بالاتر است. ولتاژ اشباع درین - سورس (V_{DSsat}) نیز می‌باید معین گردد تا از انطباق بایاس مدار برای ولتاژ درین - سورس نقطه کار (V_{DS}) اطمینان حاصل شود. معمولاً قطعات MOS در ناحیه اشباع بایاس می‌شوند که در آن $V_{DS} > V_{DSsat}$ است. در شکل (۳)، روند تغییرات V_{EFF} و V_{DSsat} قطعه nMOS بر حسب ضریب وارونگی در یک فرآیند ۹۰nm از نوع CMOS در جریان درین ۱۰۰μA نشان داده شده است.

وارونگی در یک فرآیند ۹۰nm از نوع CMOS در جریان درین $100\mu A$ نشان داده شده است. در r_{ds} وارونگی ضعیف دارای حداقل مقدار است، در وارونگی متوسط لندکی افزایش می‌یابد و در وارونگی قوی به افزایش ادامه می‌دهد.

اعوجاج هارمونیک یک اثر غیرخطی است که سیگنال‌های ورودی را در




شکل (۴): بهره رسانایی (g_m/I_D) قطعه nMOS بر حسب ضریب وارونگی در یک فرآیند ۹۰nm از نوع CMOS.



شکل (۵): رسانایی (g_m) و رسانایی اثر بدنه (g_{mb}) قطعه nMOS بر حسب ضریب وارونگی در یک فرآیند ۹۰nm از نوع CMOS در جریان درین $100\mu A$ و $L = 90nm$.

مدار آنالوگ یا RF محدود می‌کند. اعوجاج با ولتاژ ورودی فشرده‌گی ۱dB (A_{1dB}) سنجیده می‌شود. این ولتاژ منطبق با ولتاژ ورودی اعمال شده به صورت مثبت یا منفی به قطعه است که در آن جریان خروجی ۱ دسی بل یا ۱۰.۹٪ از مقدار خطی مورد انتظارش کاهش می‌یابد. در شکل (۷) روند تغییرات A_{1dB} قطعه nMOS بر حسب ضریب وارونگی در یک فرآیند ۹۰nm از نوع CMOS نشان داده شده است. همانگونه که در شکل واضح است، با افزایش ضریب وارونگی، عملکرد خطی بهبود می‌یابد.



شکل (۳): ولتاژ موثر گیت - سورس (V_{EFF}) و ولتاژ اشباع درین - سورس (V_{DSsat}) قطعه nMOS بر حسب ضریب وارونگی در یک فرآیند ۹۰nm از نوع CMOS در جریان درین $100\mu A$ و $L = 90nm$.

۳-۳ پارامترهای سیگنال کوچک


بهره رسانایی (g_m/I_D) قطعه MOS ضریب کیفیتی است که تولید رسانایی را تعریف می‌کند. در شکل (۴)، روند تغییرات g_m/I_D قطعه nMOS بر حسب ضریب وارونگی در یک فرآیند ۹۰nm از نوع CMOS نشان داده شده است. مقدار g_m/I_D در وارونگی ضعیف ثابت و دارای مقدار بیشینه است. مقدار آن در وارونگی متوسط به آرامی کاهش یافته و سپس با سرعت $1/\sqrt{IC}$ در وارونگی قوی افت می‌کند. متأسفانه در مقادیر بالای IC، اثر سرعت اشباع در قطعات کانال کوتاه مقدار g_m/I_D را به میزان قابل توجهی کاهش می‌دهد.

رسانایی قطعه MOS (g_m) پارامتری سیگنال کوچک است که تغییرات جریان درین اتصال کوتاه ناشی از تغییرات ولتاژ کنترلی گیت سورس (V_{GS}) را تعریف می‌کند. رسانایی اثر بدنه (g_{mb}) پارامتری سیگنال کوچک است که تغییرات جریان درین اتصال کوتاه ناشی از تغییرات ولتاژ بدنه - سورس (V_{BS}) را توصیف می‌کند. در شکل (۵)، روند تغییرات g_m و g_{mb} قطعه nMOS بر حسب ضریب وارونگی در یک فرآیند ۹۰nm از نوع CMOS در جریان درین $100\mu A$ نشان داده شده است. در وارونگی ضعیف، هر دوی آنها به حد اکثر می‌رسند، در وارونگی متوسط لندکی کاهش می‌یابند و در وارونگی قوی به افت ادامه می‌دهند.


رسانایی درین - سورس ($g_{ds} = \partial I_D / \partial V_{DS}$) قطعه MOS پارامتری سیگنال کوچک است که تغییرات جریان درین ناشی از تغییرات ولتاژ درین - سورس (V_{DS}) را تعریف می‌کند. معمولاً طراحان عکس رسانایی درین - سورس ($r_{ds} = 1/g_{ds}$) را در محاسبه بهره ذاتی قطعه MOS استفاده می‌کنند. در شکل (۶)، روند تغییرات r_{ds} قطعه nMOS بر حسب ضریب

بهره ذاتی ولتاژ ($A_{Vi} = g_m \cdot r_{ds} = g_m / I_D \cdot V_A$)، بهره ولتاژ فرکانس پایین سیگنال کوچک گیت تا درین یک قطعه MOS با سورس متصل به زمین و درین متصل به بار منبع جریان ایده‌آل با مقاومت بینهایت می‌باشد. در شکل (۹)، تغییرات A_{Vi} قطعه nMOS بر حسب I_C در یک فرآیند ۹۰nm از نوع CMOS در $V_{DS} = 0.25V$ نشان داده شده است. همانگونه که در شکل قابل مشاهده است، A_{Vi} با افزایش ضریب وارونگی کاهش یافته و مقدار g_m / I_D را ردیابی می‌کند. A_{Vi} همچنین با افزایش L و متعاقباً V_A با طول کانال نیز افزایش می‌یابد.

پهنای باند ذاتی ($f_{Ti} = g_m / [2\pi(C_{gsi} + C_{gbi})]$)، منطبق با فرکانسی است که در آن بهره جریان گیت تا درین قطعه MOS با سورس متصل به زمین و درین متصل به زمین سیگنال کوچک، برابر با مقدار واحد است. C_{gsi} و C_{gbi} به ترتیب خازنهای ذاتی گیت - سورس و گیت - بدنه می‌باشند. در رابطه پهنای باند ذاتی از خازنهای غیر ذاتی همپوشانی گیت - سورس و گیت - بدنه (C_{GSO} و C_{GBO}) چشم‌پوشی شده است. پهنای باند غیر ذاتی ($f_T = g_m / [2\pi(C_{gsi} + C_{gbi} + C_{GSO} + C_{GBO})]$)، منطبق با فرکانسی است که در آن علاوه بر خازنهای ذاتی C_{gsi} و C_{gbi} ، خازنهای غیر ذاتی C_{GSO} و C_{GBO} نیز در نظر گرفته شده‌اند. در محاسبه f_T از خازن درین - بدنه (C_{DB}) چشم‌پوشی شده است. پهنای باند اتصال دیودی ($f_{diode} = g_m / [2\pi(C_{gsi} + C_{gbi} + C_{GSO} + C_{GBO} + C_{DB})]$)، منطبق با قطب فرکانسی یک قطعه nMOS اتصال دیودی با گیت متصل به درین و سورس متصل به زمین است که در آن علاوه بر خازنهای ذاتی C_{gsi} و C_{gbi} و خازنهای غیر ذاتی C_{GSO} و C_{GBO} ، خازن C_{DB} نیز در نظر گرفته شده است. با احتساب کلیه بار خازنی گیت و درین در محاسبه f_{diode} ، این فرکانس تقریباً برابر با فرکانس قطع ۳dB یک قطعه اتصال دیودی می‌باشد.




شکل (۸): ولتاژ ارلی (V_A) قطعه nMOS بر حسب ضریب وارونگی در یک فرآیند ۹۰nm از نوع CMOS در جریان درین $100\mu A$ و $L = 90nm$ و $V_{DS} = 0.25V$.




شکل (۶): مقاومت درین - سورس (r_{ds}) قطعه nMOS بر حسب ضریب وارونگی در یک فرآیند ۹۰nm از نوع CMOS در جریان درین $100\mu A$ و $L = 90nm$.

۳-۴- پارامترهای بهره و پهنای باند


ولتاژ ارلی ($V_A = I_D \cdot r_{ds}$) ضریب کیفیتی است که تولید g_{ds} یا r_{ds} برای یک مقدار معینی از جریان بایاس درین را تعریف می‌کند. ولتاژ ارلی علاوه بر I_C به L و V_{DS} نیز وابسته است [۴]. در شکل (۸)، روند تغییرات V_A قطعه nMOS بر حسب ضریب وارونگی در یک فرآیند ۹۰nm از نوع CMOS در جریان درین $100\mu A$ و $V_{DS} = 0.25V$ نشان داده شده است. V_A با افزایش طول کانال و نیز افزایش V_{DS} به مقادیر بالاتر از V_{DSsat} ، افزایش می‌یابد. همانگونه که در شکل قابل مشاهده است، برای یک V_{DS} ثابت و مشروط بر اینکه V_{DS} به اندازه کافی بالاتر از V_{DSsat} باشد، ولتاژ ارلی با افزایش ضریب وارونگی اندکی افزایش می‌یابد.



شکل (۷): ولتاژ ورودگی فشردگی ۱dB (A_{1dB}) قطعه nMOS بر حسب ضریب وارونگی در یک فرآیند ۹۰nm از نوع CMOS.




شکل (۱۰): پهنای باندهای ذاتی (f_{Ti}), غیر ذاتی (f_T) و اتصال دیودی (f_{diode}) قطعه nMOS بر حسب ضریب وارونگی در یک فرآیند ۹۰nm از نوع CMOS در $L = 90\text{nm}$.



شکل (۱۱): چگالی ولتاژ نویز حرارتی ارجاع شده به گیت ($S_{VG}^{1/2}$) و چگالی ولتاژ نویز فلیکر ارجاع شده به گیت ($S_{VG}^{1/2}(f)$) قطعه nMOS بر حسب ضریب وارونگی در یک فرآیند ۹۰nm از نوع CMOS در جریان درین $L = 90\text{nm}$ و $100\mu\text{A}$.

ضریب وارونگی در یک فرآیند ۹۰nm از نوع CMOS در جریان درین $100\mu\text{A}$ نشان داده شده است. Γ ضریب نویز حرارتی نقطه کار در ناحیه اشباع می‌باشد. K_F ضریب نویز فلیکر و AF شیب نویز فلیکر هستند. همانگونه که در شکل واضح است، نویز حرارتی و نویز فلیکر با افزایش IC افزایش می‌یابند.


فرکانس گوشه نویز فلیکر (f_c) فرکانسی است که در آن نویز حرارتی و نویز فلیکر برابرند. در فرکانس‌های کمتر از f_c ، نویز فلیکر و در فرکانس‌های بالاتر از آن، نویز حرارتی غالب است. در شکل (۱۲)، روند تغییرات f_c قطعه nMOS بر حسب ضریب وارونگی در یک فرآیند ۹۰nm از نوع CMOS در جریان درین $100\mu\text{A}$ نشان داده شده است. همانگونه که در شکل قابل




شکل (۹): بهره ذاتی (A_{Vi}) قطعه nMOS بر حسب ضریب وارونگی در یک فرآیند ۹۰nm از نوع CMOS در $L = 90\text{nm}$ و $V_{DS} = 0.25\text{V}$. این پهنای بلند تقریباً برابر با پهنای بلند یک قطعه سورس فالوور و یا یک قطعه با سورس متصل به زمین می‌باشد. در شکل (۱۰)، روند تغییرات f_{Ti} ، f_T و f_{diode} بر حسب ضریب وارونگی در یک فرآیند ۹۰nm از نوع CMOS نشان داده شده است. ممکن است در قطعات کانال کوتاه که مساحت گیت کمتر منجر به خازن گیت - اکسید کوچکتر و متعاقباً خازنهای ذاتی گیت کوچک می‌شود مقادیر f_T و f_{diode} به مقدار قابل توجهی کمتر از مقدار f_{Ti} باشند. همانگونه که در شکل قابل ملاحظه است، f_T ، f_{Ti} و f_{diode} در ابتدا با ارتقاء IC افزایش پیدا می‌کنند، ولیکن در قطعات کلنل کوتاه با IC بالا به دلیل اثر سرعت اشباع مقدار آنها افت می‌کند.

۳-۵- پارامترهای نویز حرارتی و فلیکر ارجاع شده به گیت

نویز، حداقل سیگنال AC قابل پردازش توسط مدار آنالوگ یا RF را تعیین می‌کند. نویز حرارتی که به عنوان نویز سفید نیز شناخته می‌شود، در اثر حرکت حرارتی تصادفی حامل‌ها ایجاد شده و چگالی طیف توان (PSD) ثابتی در تمامی فرکانس‌ها دارد. از آنجا که نویز حاصل از منابع نویز ناهمبسته با استفاده از روابط چگالی طیف توان (PSD) به راحتی جمع می‌شوند، طراحان معمولاً نویز را با استفاده از مجذور ریشه چگالی طیف توان (PSD) مشخص می‌کنند. قطعات MOS همچنین دارای نویز فلیکر نیز هستند (گاهی اوقات نویز $1/f$ نامیده می‌شود) که در فرکانس‌های پایین غالب است و اغلب در فرکانس‌های بالاتر از ۱ مگاهرتز از نویز حرارتی فراتر می‌رود. در شکل (۱۱)، روند تغییرات چگالی ولتاژ نویز حرارتی ارجاع شده به گیت ($S_{VG}^{1/2} = \sqrt{4kT(n\Gamma/g_m)}$) و چگالی ولتاژ نویز فلیکر ارجاع شده به گیت ($S_{VG}^{1/2}(f) = \sqrt{K_F/(C_{OX}WLf^{AF})}$) بر حسب



شکل (۱۳): عدم تطابق ولتاژ آستانه (ΔV_T) و عدم تطابق ولتاژ گیت - سورس (ΔV_{GS}) قطعه nMOS بر حسب ضریب وارونگی در یک فرآیند ۹۰nm از نوع CMOS در جریان درین ۱۰۰μA و $L = 90\text{nm}$.




شکل (۱۴): عدم تطابق نسبی فاکتور رسانایی ($\Delta K_P/K_P$) و عدم تطابق نسبی جریان درین ($\Delta I_D/I_D$) قطعه nMOS بر حسب ضریب وارونگی در یک فرآیند ۹۰nm از نوع CMOS در جریان درین ۱۰۰μA و $L = 90\text{nm}$.

به مقدار متوسّط افزایش می‌یابند. این افزایش در ناحیه SI به دلیل اثرات سرعت اشباع قابل توجه است.

۳-۷- جریان نشستی گیت - سورس

جریان نشستی گیت با تونل‌زنی مستقیم حامل‌ها از طریق اکسیدهای نازک گیت ایجاد می‌شود. حاصل این جریان، رسانایی سیگنال کوچک گیت است [۲۱]. در فرآیندهای با ضخامت اکسید گیت در حدود ۲ نانومتر و کمتر، جریان نشستی گیت می‌تولند به مقدار قابل توجهی بر عملکرد مدار و افزایش توان مصرفی موثر باشد. جریان نشستی گیت $I_{(GS)L} \propto$ افزایش می‌یابد. جریان نشستی گیت با متناوب با ابعاد هندسی، بایاس و




شکل (۱۲): فرکانس گوشه نویز فلیکر (f_c) قطعه nMOS بر حسب ضریب وارونگی در یک فرآیند ۹۰nm از نوع CMOS در جریان درین ۱۰۰μA و $L = 90\text{nm}$. مشاهده است، روند تغییرات f_c مشابه با نویز حرارتی و نویز فلیکر بوده و با IC افزایش می‌یابد.


۳-۶- پارامترهای عدم تطابق محلی DC

تغییرات رخ داده در فرآیند ساخت می‌تواند منجر به عدم تطابق در پارامترهای الکتریکی قطعات MOSFET با Layout و شرایط بایاس طراحی یکسان شود. عدم تطابق در ولتاژ آستانه (V_T) و فاکتور رسانایی ($\mu C_{OX}(W/L)$) منجر به عدم تطابق ولتاژ گیت - سورس در زوجهای تفاضلی و عدم تطابق جریان درین در آینه‌های جریان می‌شوند. در شکل (۱۳)، روند تغییرات عدم تطابق ولتاژ آستانه ($\Delta V_T = AV_T/\sqrt{WL}$) و عدم تطابق ولتاژ گیت - سورس ($\Delta V_{GS} = AV_{GS}/\sqrt{WL}$) قطعه nMOS بر حسب ضریب وارونگی در یک فرآیند ۹۰nm از نوع CMOS در جریان درین ۱۰۰μA نشان داده شده است. AV_T و AV_{GS} به ترتیب ضریب عدم تطابق ولتاژ آستانه و ضریب عدم تطابق ولتاژ گیت - سورس می‌باشند. همانگونه که در شکل قابل مشاهده است، ΔV_T و ΔV_{GS} هر دو در نواحی MI و WI اندکی افزایش می‌یابند. این افزایش در ناحیه SI به دلیل اثرات سرعت اشباع قابل توجه است.


در شکل (۱۴)، روند تغییرات عدم تطابق نسبی فاکتور رسانایی ($\Delta K_P/K_P = A_{KP}/\sqrt{WL}$) و عدم تطابق نسبی جریان درین ($\Delta I_D/I_D = [AV_{GS} \cdot (g_m/I_D)]/\sqrt{WL}$) قطعه nMOS بر حسب ضریب وارونگی در یک فرآیند ۹۰nm از نوع CMOS در جریان درین ۱۰۰μA نشان داده شده است. A_{KP} ضریب عدم تطابق فاکتور رسانایی می‌باشد. همانگونه که در شکل قابل مشاهده است، $\Delta K_P/K_P$ و $\Delta I_D/I_D$ هر دو در نواحی MI و WI



شکل (۱۵): جریان نشتی گیت (I_{GS}) قطعه nMOS بر حسب ضریب وارونگی در یک فرآیند ۹۰nm از نوع CMOS در جریان درین ۱۰۰μA و $L = 90\text{nm}$



شکل (۱۶): معیار شایستگی ۱ (FOM_1) قطعه nMOS بر حسب ضریب وارونگی در یک فرآیند ۹۰nm از نوع CMOS برای $L = 90\text{nm}$



شکل (۱۷): معیار شایستگی ۲ (FOM_2) قطعه nMOS بر حسب ضریب وارونگی در یک فرآیند ۹۰nm از نوع CMOS برای $L = 90\text{nm}$

م شاخصه‌های فرآیند قطعه MOS است. K_{GB} و K_{GA} پارامترهای فرآیند جریان نشتی گیت می‌باشند. در شکل (۱۵)، روند تغییرات I_{GS} قطعه nMOS بر حسب ضریب وارونگی در یک فرآیند ۹۰nm از نوع CMOS در جریان درین ۱۰۰μA نشان داده شده است. همانگونه که در شکل قابل مشاهده است، I_{GS} در نواحی WI و MI به مقدار متوسط افزایش می‌یابد. این افزایش در ناحیه SI به دلیل اثرات سرعت اشباع قابل توجه است.

۳-۸- معیارهای شایستگی در طراحی مدارهای RF می‌توان

حاصل ضرب بهره رسانایی و پهنای باند ذاتی ($FOM_1 = (g_m/I_D \cdot f_{Ti})$) و حاصل ضرب بهره و پهنای باند ذاتی ($FOM_2 = (A_{Vi} \cdot f_{Ti})$) دو معیار شایستگی هستند که ترکیبی از چند عملکرد قطعه MOS را نشان می‌دهند. در شکل‌های (۱۶) و (۱۷)، روند تغییرات FOM_1 و FOM_2 قطعه nMOS بر حسب ضریب وارونگی در یک فرآیند ۹۰nm از نوع CMOS نشان داده شده‌اند. همانگونه که در شکل‌های مذکور قابل ملاحظه است، ماکزیمم مقادیر این دو معیار شاید سستی در ناحیه MI و تقریباً در $IC = 1$ اتفاق می‌افتد. لذا می‌توان نتیجه گرفت که در طراحی‌های کم ولتاژ با توان مصرفی پایین ناحیه MI انتخاب مناسبی است.


همانگونه که با بررسی مصالحه‌های عملکرد قطعه MOS در شکل‌های (۲) تا (۱۷) ملاحظه شد، استفاده از ضریب وارونگی امکان طراحی آزادانه در تمامی نواحی کار قطعه MOS از جمله وارونگی متوسط را فراهم می‌نماید. ناحیه وارونگی متوسط که یک ناحیه گذار بین نواحی وارونگی ضعیف و قوی بوده و نزدیک به دو دهه از جریان درین را در بر می‌گیرد، در طراحی‌های مدرن امروز بسیار حائز اهمیت است. این به علت ارائه مصالحه مناسبی از بهره رسانایی بالا، ولتاژ اشباع درین - سورس کم، افت مینیمم در مقدار رسانایی به علت سرعت اشباع و پهنای باند متوسط است که به صورت ذاتی در وارونگی متوسط وجود داشته و برای طراحی‌های ولتاژ پایین با توان مؤثر ضروری است.

۴- صفحه عملیاتی MOSFET

مصالحه‌ها در عملکرد قطعه MOS برای یک جریان درین معین در ناحیه اشباع در صفحه عملیاتی شکل (۱۸) نشان داده شده‌اند. همانگونه که در شکل قابل ملاحظه است، ترانزیستورها می‌بایستی با توجه به عملکردشان در مدار، به صورت جداگانه در نقاط مختلفی از صفحه قرار گیرند تا منجر به مشخصه‌های بهتری شوند (مانند حداقل توان، حداکثر بهره، حداکثر پهنای باند و ...). به عنوان مثال کار در نواحی وارونگی ضعیف و متوسط با طول‌های

تکنولوژی $0.18\mu\text{m}$ بر $>$ سب IC تف سیر شده و مقدار بهینه آن برای بایاسینگ قطعات فعال محاسبه می‌شود.

۵-۱- تقویت کننده تفاضلی یک طبقه



شکل (۱۹): تقویت کننده تفاضلی یک طبقه.

در شکل (۱۹)، یک تقویت کننده تفاضلی یک طبقه نشان داده شده است. مطابق با رابطه $V_{EFF} = 2nU_T \ln(e^{\sqrt{IC}} - 1)$ در مدل EKV، اختلاف ولتاژ ورودی به شکل ذیل بدست می‌آید:

$$\Delta V_{in} = 2nU_T [\ln(e^{\sqrt{IC_1}} - 1) - \ln(e^{\sqrt{IC_2}} - 1)] \quad (۴)$$

با فرض بایاس ترانزیستورها در ناحیه WI، اختلاف ضرایب وارونگی دو ترانزیستور با استفاده از بسط Maclaurin بدست می‌آید [۱۸]:

$$IC_1 - IC_2 \approx IC_2 \frac{\Delta V_{in}}{nU_T} + IC_2 \frac{(\Delta V_{in})^2}{2(nU_T)^2} + IC_2 \frac{(\Delta V_{in})^3}{6(nU_T)^3} + \dots \quad (۵)$$

با فرض ابعاد یک سان ترانزیستورها، شاخصه خطی‌نگی در وارونگی ضعیف ($AIP3_{WI}$) به شکل ذیل محاسبه می‌شود:


$$AIP3_{WI} = \sqrt{\frac{4}{3} \left| \frac{\alpha_1}{\alpha_3} \right|} = 2.82 nU_T \approx 2nU_T \quad (۶)$$

با فرض بایاس ترانزیستورها در ناحیه SI و یک سان بودن ابعاد ترانزیستورها، شاخصه خطی‌نگی در وارونگی قوی ($AIP3_{SI}$) به شکل ذیل محاسبه می‌شود [۱۸]:

$$AIP3_{SI} = \sqrt{\frac{4}{3} \left| \frac{\alpha_1}{\alpha_3} \right|} \approx 4.61 nU_T \sqrt{(IC_1 + IC_2)} \quad (۷)$$

با فرض $IC_1 = IC_2 = IC$ ، رابطه (۷) به شکل ذیل حاصل می‌شود:

$$AIP3_{SI} \approx 6.51 nU_T \sqrt{(IC)} \approx 3.255 V_{EFF} \quad (۸)$$




شکل (۱۸): صفحه عملیاتی قطعه MOSFET بر حسب ضریب وارونگی و طول کانال انتخابی به ازای یک جریان درین معین.


کانال بلند (سمت چپ صفحه)، رسانایی، بهره رسانایی و گین ذاتی ولتاژ را ماکزیمم و نویز حرارتی و فلیکر ولتاژ ارجاع داده شده به گیت، ولتاژهای بایاس موثر گیت - سورس و اشباع درین - سورس، عدم تطابق DC و جریان نشستی گیت را مینیمم می‌کند. متقابلاً، کار در نواحی وارونگی قوی با طول‌های کانال کوتاه (سمت راست صفحه)، موجب افزایش پهنای باند و کاهش اعوجاج رسانایی می‌شود. بنابراین، کار در ضرایب وارونگی و طول کانال متوسط، تعادل در عملکرد قطعه MOS ایجاد می‌کند. وارونگی متوسط در طراحی‌های کم ولتاژ و کم توان اهمیت فزاینده‌ای دارد. کار در وارونگی متوسط شامل مزایایی همچون ولتاژ اشباع درین - سورس پایین، بهره رسانایی بالا، پهنای بلند ذاتی متوسط و ایمنی خوب در برابر اثرات سرعت اشباع می‌باشد که می‌تواند بر عملکرد قطعه MOS تأثیر منفی بگذارد. نمودارهای گرافیکی نمایش داده شده در شکل‌های (۲) تا (۱۷) تاییدی بر این مدعا هستند.

۵- بررسی خطی‌نگی بر حسب IC


در این بخش، برای نمایش سودمندی بکارگیری صفحه عملیاتی MOSFET در انتخاب نقاط کار ترانزیستورها در مدار، تف سیر مشخصه‌های مدارات آنالوگ و RF بر حسب ضریب وارونگی به کمک مدل EKV، تو صیف عملکرد مدار در نواحی مختلف کار و بررسی نتایج در فرآیندهای مختلف ساخت، یک رویه طراحی جهت خطی‌نگی بهینه مدارهای تفاضلی یک طبقه و کسکود در بلوکهای تقویت کننده معرفی می‌شود. در این روش، شاخصه خطی‌نگی AIP^3 در تقویت کننده‌های تفاضلی یک طبقه و کسکود در



شکل (۲۰): تغییرات V_{EFF} و شاخصه‌های خطی‌نگی در یک تقویت‌کننده تفاضلی یک طبقه بر حسب IC در ناحیه SI و در فرآیند ساخت $0.18\mu m$.



شکل (۲۱): بهره رسانی بر حسب IC در یک قطعه nMOS با طول $L = 0.18\mu m$ در یک فرآیند $0.18\mu m$ از نوع CMOS.



شکل (۲۲): بلوک دیاگرام تقویت‌کننده تفاضلی کسکود شده.


نتیجه اینکه، خطی‌نگی در ناحیه SI رابطه مستقیم با V_{EFF} و IC داشته و با افزایش آنها رفتار مدار بهتر و خطی‌تر می‌شود.

در شکل (۲۰)، تغییرات $A1dB_{SI}$ ، $AIP3_{SI}$ و V_{EFF} در ناحیه SI برای تقویت‌کننده تفاضلی یک طبقه در فرآیند ساخت $0.18\mu m$ بر حسب IC نشان داده شده‌اند. همانگونه که قابل مشاهده است، با افزایش ضریب وارونگی ترانزیستورها، عملکرد خطی مدار بهبود می‌یابد، و لیکن هنگامیکه مقدار IC از مقدار IC_{CRIT} فراتر رود، با اثرات کلنال کوتاه قطعه MOSFET مواجه هستیم که موجب افت مشخصه‌های مدار می‌شود. IC_{CRIT} محل تلاقی منحنی g_m/I_D وارونگی قوی بدون احتساب اثرات ابعاد هندسی کوچک قطعه (متناسب با $1/\sqrt{IC}$) با منحنی g_m/I_D وارونگی قوی با احتساب اثرات سرعت اشباع (متناسب با $1/IC$) بوده و ضریب وارونگی بحرانی نامیده می‌شود. این پارامتر معیاری جهت شناسایی نواحی کار پرخطر قطعه است که با انتخاب ضرایب وارونگی بزرگتر از آن مشخصه‌های مدار افت خواهند کرد. همانگونه که در منحنی g_m/I_D در ضریب وارونگی بحرانی نامیده می‌شود. این پارامتر معیاری جهت شناسایی نواحی کار پرخطر قطعه است که با انتخاب ضرایب وارونگی بزرگتر از آن مشخصه‌های مدار افت خواهند کرد. همانگونه که در منحنی g_m/I_D در شکل (۲۱) قابل مشاهده است، IC_{CRIT} مینیمم در تکنولوژی $0.18\mu m$ برابر با 31.83 می‌باشد. لذا، نقاط کار بهینه ترانزیستورها برای دستیابی به خطی‌نگی بالا، IC_{CRIT} است. البته لازم به ذکر است که با این انتخاب، مزایای بایاس قطعات در مناطق WI و MI که منجر به طراحی‌های کم‌توان می‌شود را از دست خواهیم داد و این مجدداً اصل مبادله و بهینه‌سازی در مدارهای آنالوگ و RF را خاطر نشان می‌سازد. از سوی دیگر، می‌بایستی توجه داشت که در فرآیندهای کوچکتر از $0.18\mu m$ ، مقدار IC_{CRIT} کوچکتر و کوچکتر شده و بر اساس رابطه پیش‌بینی $IC_{CRIT} \approx (L_{min}/20nm)^2$ مقدار آن در $L = 20nm$ تقریباً ۱ خواهد بود [۲۲]. لذا، نقاط کار قطعات در وسط ناحیه وارونگی متوسط (MI) می‌افتد که معمولاً برای طراحی‌های کم‌توان ناحیه بهینه است.


۵-۲- تقویت‌کننده تفاضلی دو طبقه یا کسکود

در شکل (۲۲)، بلوک دیاگرام کلی یک تقویت‌کننده تفاضلی دو طبقه یا کسکود با فرض وجود اثرات غیر خطی تا مرتبه سوم نشان داده شده است. برای سادگی محاسبات و قابل تعمیم بودن آنها، فرض می‌شود که طبقات کاملاً مشابه هستند. با فرض تقارن کامل مدار و حذف اثرات هارمونیک دوم، شاخص خطی‌نگی به شکل ذیل به دست می‌آید [۳]:

$$\frac{1}{AIP3_1^2} \approx \frac{1}{AIP3_1^2} + \frac{\alpha_1^2}{AIP3_1^2} \quad (9)$$



شکل (۲۳): تغییرات ولتاژ اری بر حسب IC برای یک قطعه nMOS با طول $L = 0.18\mu m$ در یک فرآیند $0.18\mu m$ از نوع CMOS.



شکل (۲۴): تغییرات IIP3 تقویت‌کننده‌های تفاضلی یک طبقه و دو طبقه بر حسب IC در ناحیه WI در یک فرآیند $0.18\mu m$ از نوع CMOS.

مشکلات اثرات کلنال کوتاه مواجه خواهیم بود. لذا، مجدداً نقاط کار بهینه ترانزیستورهای مدار برای دستیابی به خطیگی بالا، IC_{CRIT} است. همانگونه که در شکل (۲۳) ملاحظه شد، در $IC = IC_{CRIT} = 31/83$ ، مقدار ولتاژ اری $V_A = 2/428V$ است. بنابراین، مقدار بهینه $AIP3$ و $IIP3$ به شکل ذیل محاسبه می‌شوند:

$$AIP3_{SI-2St-OPTIMUM} \approx 84.57(nU_T)^2 \approx 0.1V \quad (13)$$

$$IIP3_{SI-2St-OPTIMUM} \approx -10dBm \quad (14)$$

که $AIP3$ شاخص خطیگی کل مدار و $AIP3_1$ و $AIP3_2$ به ترتیب شاخص‌های خطیگی طبقات اول و دوم مدار می‌باشند. با بایاس کردن قطعات فعال مدار در ناحیه WI و جایگذاری بهره ذاتی مدار طبقه اول در رابطه (۹)، شاخص خطیگی به شکل ذیل بدست می‌آید:

$$AIP3_{WI-2St} \approx \frac{2.828(nU_T)^2}{V_A} \quad (10)$$

که $AIP3_{WI-2St}$ شاخص خطیگی مدار زوج تفاضلی دو طبقه در ناحیه WI می‌باشد.

در شکل (۲۳)، تغییرات ولتاژ اری بر حسب IC برای یک قطعه nMOS با طول $L = 0.18\mu m$ در یک فرآیند $0.18\mu m$ از نوع CMOS نشان داده شده است. همانگونه که در شکل مشخص است، در $IC = 0.1$ (در ناحیه وارونگی ضعیف)، ولتاژ اری دارای حداکثر مقدار $V_A = 1/68V$ است. بنابراین، حداقل مقدار شاخص خطیگی به شکل ذیل بدست می‌آید:

$$AIP3_{WI-2St-min} \approx 1.683(nU_T)^2 \approx 2.04mV \quad (11)$$


این بدان معنی است که در ناحیه وارونگی ضعیف، حداقل مقدار نقطه قطع مرتبه سوم ورودی ($IIP3$)، تقریباً $-43dBm$ است. در شکل (۲۴)، تغییرات $IIP3$ بر حسب IC برای تقویت‌کننده‌های تفاضلی یک طبقه و دو طبقه در ناحیه وارونگی ضعیف نشان داده شده است. در WI، مقادیر در هر دو تقویت‌کننده تقریباً ثابت است. همانگونه که انتظار می‌رود، مقدار $IIP3$ مدار دو طبقه تقریباً $33dB$ کمتر از مدار یک طبقه می‌باشد.

با فرض بایاس ترانزیستورها در ناحیه SI و نیز $IC_1 = IC_2 = IC$ و جایگذاری بهره ذاتی مدار طبقه اول در رابطه (۹)، شاخص خطیگی به شکل ذیل بدست می‌آید:

$$AIP3_{SI-2St} \approx \frac{6.01(nU_T)^2 IC}{V_A} \quad (12)$$

که $AIP3_{SI-2St}$ شاخص خطیگی مدار زوج تفاضلی دو طبقه در ناحیه SI می‌باشد. ملاحظه می‌شود که $AIP3_{SI-2St}$ با IC رابطه مستقیم و با V_A رابطه عکس دارد. همانگونه که در شکل (۲۳) ملاحظه شد، از شروع منطقه وارونگی قوی ($IC = 10$) تا $IC = 100$ ، محدوده تغییرات V_A تقریباً 0.2 ولت است. بنابراین می‌توان نتیجه گرفت که تأثیر ضریب وارونگی بر خطی بودن مدار بیشتر از ولتاژ اری است.

در شکل (۲۵)، تغییرات $IIP3$ بر حسب IC برای تقویت‌کننده‌های تفاضلی یک طبقه و دو طبقه در ناحیه وارونگی قوی نشان داده شده است. ملاحظه می‌شود که با افزایش IC، خطیگی مدار بهبود می‌یابد. ولیکن همانگونه که پیشتر نیز گفته شد، برای ضرایب وارونگی بزرگتر از IC_{CRIT} با



شکل (۲۶): اندازه‌گیری $IIP3$ تقویت‌کننده‌های تفاضلی یک طبقه بر حسب IC در ناحیه SI در سه فرآیند مختلف $0.18\mu m$ ، $90nm$ و $65nm$ از نوع CMOS.

مرحله ۱: رسم نمودار g_m/I_D بر حسب IC جهت یافتن IC_{CRIT} مینیمم (شکل ۲۱).

مرحله ۲: تعیین طول کلنال قطعه. برای دستیابی به عملکرد بهتر $IIP3$ ، مینیمم مقدار طول کانال در فرآیند مورد نظر انتخاب می‌شود ($L_{min} = 0.18\mu m$).

مرحله ۳: رسم نمودار V_A بر حسب IC جهت یافتن مقدار ولتاژ اری در IC_{CRIT} مینیمم (شکل ۲۳).


مرحله ۴: رسم نمودار رسانایی درین - سورس (g_{ds}) بر حسب IC جهت یافتن IC_{CRIT} مینیمم (شکل ۲۹).

مرحله ۵: محاسبه جریان درین (I_D) با استفاده از مقادیر بدست آمده در مراحل ۳ و ۴ ($I_D = V_A g_{ds}$).

مرحله ۶: محاسبه ولتاژ گیت - سورس (V_{GS}) با استفاده از مقدار بدست آمده برای IC_{CRIT} مینیمم در مرحله ۱ ($V_{GS} = V_{TH} + \ln\left(\frac{I_D}{I_{D1}}\right) / \ln(10) \cdot V_{T0}$).

مرحله ۷: محاسبه ابعاد هندسی قطعات (W/L) با استفاده از مقادیر بدست آمده در مراحل ۱ و ۵ ($\frac{W}{L} = \frac{I_D}{IC_{CRIT} \cdot V_{GS}}$).

مرحله ۸: محاسبه عرض قطعات با استفاده از مقادیر بدست آمده در مراحل ۱ و ۲ و ۵ ($W = \left(\frac{L}{IC_{CRIT}}\right) \cdot \left(\frac{I_D}{V_{GS}}\right)$).



شکل (۲۵): تغییرات $IIP3$ تقویت‌کننده‌های تفاضلی یک طبقه و دو طبقه بر حسب IC در ناحیه SI در یک فرآیند $0.18\mu m$ از نوع CMOS.

۵-۳- رفتار شاخصه خطی‌نگی در فرآیندهای مختلف


در این بخش شاخصه‌های خطی‌نگی در سه فرآیند مختلف $0.18\mu m$ ، $90nm$ و $65nm$ مقایسه شده و تأثیر کاهش ابعاد هندسی قطعات بر روی آنها بررسی می‌شود.

در شکل (۲۶)، $IIP3$ تقویت‌کننده تفاضلی یک طبقه در ناحیه وارونگی قوی بر حسب IC در سه فرآیند مختلف $0.18\mu m$ ، $90nm$ و $65nm$ نشان داده شده است. همانگونه که واضح است، هر سه منحنی بر روی هم قرار گرفته‌اند که تاییدی بر رابطه (۸) می‌باشد. این نشان می‌دهد که ظرفیت شدن تکنولوژی تأثیر چندانی بر عملکرد خطی‌نگی قطعات در تقویت‌کننده‌های تفاضلی یک طبقه ندارد.

در شکل (۲۷)، ولتاژ اری و $IIP3$ تقویت‌کننده‌های تفاضلی دو طبقه در ناحیه وارونگی قوی بر حسب IC در سه فرآیند مختلف $0.18\mu m$ ، $90nm$ و $65nm$ نشان داده شده‌اند. همانگونه که واضح است، با ظرفیت شدن تکنولوژی، V_A کاهش یافته و در نتیجه مقدار $IIP3$ افزایش می‌یابد.

۵-۴- متدولوژی طراحی

بر اساس مطالب بحث شده در بخش‌های ۵-۱ و ۵-۲، محاسبه IC_{CRIT} اجازه می‌دهد تا بایاسینگ و شاخصه‌های خطی‌نگی بهینه بدست آورده شوند. با این رویکرد یک روش کامل طراحی در شکل (۲۸) ارائه شده است. در ادامه روند طراحی برای تقویت‌کننده تفاضلی یک طبقه به صورت مرحله به مرحله شرح داده شده است:





شکل (۲۸): روند کامل طراحی

همانگونه که واضح است، مقدار $10/1 \text{ dBm}$ - بدست آمده کاملاً با مقدار 10 dBm - استخراج شده از رابطه پیش‌بینی (۱۴) مطابقت دارد.

۶- نتیجه‌گیری


در این مقاله، عملکرد قطعه MOS با استفاده از مدل EKV و پارامتر کلیدی IC در فرآیند 90 nm از نوع CMOS بررسی شد. با ترسیم کلیه مشخصه‌های قطعه MOS بر حسب IC ، امکان مشاهده عملکرد آن از ناحیه WI تا SI فراهم گردید. برای یک جریان درین معین در ناحیه SI ، مصالحه‌های عملکرد قطعه MOS بر روی یک صفحه عملیاتی MOSFET خلاصه شد که امکان جستجوی منطقه بهینه طراحی قطعات فعال یک مدار را فراهم می‌کند. با اینکار، مزایای بایاس قطعه MOS در ناحیه MI برای طراحی‌های ولتاژ پایین و کم توان نشان داده شد. برای نمایش سودمندی




شکل (۲۷): (الف) - اندازه‌گیری ولتاژ اری و (ب) - $IIP3$ تقویت‌کننده تفاضلی دو طبقه بر حسب IC در ناحیه SI در سه فرآیند مختلف $0.18 \mu m$ ، 90 nm و 65 nm CMOS.

۵-۵- اعتبار سنجی روش طراحی با شبیه‌سازی

در این بخش، مدار تقویت‌کننده تفاضلی دو طبقه مورد مطالعه در بخش‌های قبل در فرآیند $0.18 \mu m$ شرکت TSMC شبیه‌سازی شده است تا روش طراحی پیشنهادی اعتبارسنجی شود. همانگونه که در شکل (۳۰) نشان داده شده است، $IIP3$ تخمین زده شده از طریق روش پیشنهادی در کل ناحیه SI با نتایج شبیه‌سازی مطابقت دارد. در شکل (۳۱)، مقدار شبیه‌سازی شده $IIP3$ تقویت‌کننده تفاضلی دو طبقه در $IC = IC_{CRIT}$ نشان داده شده است.




شکل (۳۱): IIP3 شیب‌سازی شده تقویت‌کننده تفاضلی دو طبقه بر حسب توان سیگنال ورودی در قرآیند $0.18\mu\text{m}$ از نوع CMOS شرکت TSMC.



شکل (۳۲): تغییرات رسانایی درین - سورس (g_{ds0}) بر حسب IC برای یک قطعه nMOS یا طول $L = 0.18\mu\text{m}$ در یک قرآیند $0.18\mu\text{m}$ از نوع CMOS.

مراجع

- [۱] G. Girardi, L. C. Severo and P. C. de Aguirre, "Design Techniques for Ultra-Low Voltage Analog Circuits Using CMOS Characteristic Curves: a practical tutorial," Journal of Integrated Circuits and Systems, vol. ۱۷, n. ۱, ۲۰۲۲.
- [۲] W. G. Tuni., Design Methodology of Analog and RF Building Blocks Based on Precomputed Actual Device Technology Data, Ph.D. Thesis, Dept. of Electrical and Computer Engineering of University of Florida, ۲۰۲۰.
- [۳] B. Razavi., RF Microelectronics, ۲nd ed. Prentice Hall, ۲۰۱۱.
- [۴] D. M. Binkley., Tradeoffs and Optimization in Analog CMOS Design, ۱st ed. New York: Wiley, ۲۰۰۸.
- [۵] C. Enz, F. Chicco, and A. Pezzotta, "Nanoscale MOSFET modeling: Part ۱: The simplified EKV model for the design of low-power analog circuits," IEEE Solid-State Circuits Mag., vol. ۹, no. ۲, pp. ۲۶-۳۵, Aug. ۲۰۱۷.
- [۶] C. Enz, F. Chicco, and A. Pezzotta, "Nanoscale MOSFET modeling: Part ۲: Using the inversion coefficient as the primary design parameter," IEEE Solid-State Circuits Mag., vol. ۹, no. ۴, pp. ۷۲-۸۱, Nov ۲۰۱۷.
- [۷] E. A. Vittoz, "Micropower Techniques," in Design of MOS VLSI Circuits for Telecommunications, J. Franca and Y. Tsvetkov, Eds. Englewood Cliffs, NJ: Prentice-Hall, ۱۹۹۴.
- [۸] G. Guittion, "Design Methodologies for multi-mode and multi-standard Low-Noise Amplifiers", Ph.D. Thesis, Dept. of the Engineering and Computer Science of University of Bordeaux, ۱۲ December ۲۰۱۸.
- [۹] C. Enz, F. Chicco, and A. Pezzotta, "Nanoscale MOSFET modeling: Part ۲: Using the inversion coefficient as the primary design parameter," IEEE Solid-State Circuits Mag., vol. ۹, no. ۴, pp. ۷۲-۸۱, Nov ۲۰۱۷.
- [۱۰] M. A. Chalkiadaki, "Characterization and modeling of nanoscale MOSFET for ultralow power RF IC design," Ph.D. dissertation, EPFL, Switzerland, Dissertation No. ۷۰۳۰, ۲۰۱۶.
- [۱۱] C. Enz, F. Krummenacher, and E. A. Vittoz, "An analytical MOS transistor model valid in all regions of operation and dedicated to low-voltage and low-current applications," Analog Integr. Circuits Signal Process., vol. ۸, no. ۱, pp. ۸۳-۱۱۴, Jul. ۱۹۹۵.



شکل (۳۳): مقادیر پیش‌بینی (خطوط کامل) و شیب‌سازی (خطوط نقطه چین) IIP3 تقویت‌کننده تفاضلی دو طبقه در ناحیه وارونگی قوی بر حسب IC در قرآیند $0.18\mu\text{m}$ از نوع CMOS.

تفسیر مشخصه‌ها بر حسب IC، بایاس قطعات به کمک صفحه عملیاتی MOSFET و نهایتاً مقایسه آنها در فناوریهای مختلف، شاخصه خطینگی دو تقویت‌کننده تفاضلی یک طبقه و دو طبقه در سه فناوری متفاوت به عنوان مثال طراحی در نظر گرفته شد که نتایج بدست آمده از روابط پیش‌بینی و شبیه‌سازی کاملاً با هم مطابقت داشتند.

- [۱۲] C. Enz and E. A. Vittoz, "Charge-Based MOS Transistor Modeling: The EKV Model for Low-Power and RF IC Design," Hoboken, NJ, USA: Wiley ۲۰۰۶.
- [۱۳] A. Idrissi Quali and A. El Oualkadi and M. Moussaoui and Y. Laaziz, "Design Optimization Methodology Based on Inversion Coefficient," Arab J Sci Eng, ۰۹ November ۲۰۱۴.
- [۱۴] W. Sansen, "Minimum power in analog amplifying blocks: Presenting a design procedure," IEEE Solid-State Circuits Mag., vol. ۷, no. ۴, pp. ۸۳-۸۹, Fall ۲۰۱۵.
- [۱۵] W. Sansen, "Biasing for Zero Distortion Using the EKV/BSIM^۱ expressions," IEEE Solid-State Circuits Mag., ۱۰.۱۱.۰۹/0000.۲۰۱۸.۲۸۴۶۰۷, ۱۳ 000000 ۲۰۱۸.
- [۱۶] F. Chicco, A. Pezzotta, and C. C. Enz, "Charge-based distortion analysis of nanoscale MOSFETs," IEEE Trans. Circuits Syst. I, Reg. Papers, vol. ۶۶, no. ۲, pp. ۴۵۳-۴۶۲, Feb. ۲۰۱۹.
- [۱۷] Engin Afacan, "Inversion coefficient Optimization based Analog/RF circuit design automation", Microelectronics Journal, vol. ۸۴, pp. ۸۶-۹۳, ۲۰۱۹.
- [۱۸] G. Khademevatan and A. Jalali, "Study of linearity indices in analog/RF circuits using EKV model and comparing the results in three different CMOS processes," ۲۰۲۲ Iranian International Conference on Microelectronics (IICM), Tehran, Iran, Islamic Republic of, ۲۰۲۲, pp. ۱-۷.
- [۱۹] <https://www.epfl.ch/labs/iclab/ekv/verilog-a>.
- [۲۰] K. Singh and P. Jain, "BSIM^۲ to EKV^{۲,۶} Model Parameter Extraction and Optimization using LM Algorithm on ۰.۱^۸um Technology node", Intl Journal of Electronics and Telecommunications, ۲۰۱۸, vol. ۶۴, no. ۱, pp. ۵-۱۱.
- [۲۱] S. Datta, A. Basak and A. Deyasi, "Gate-to-Source Leakage Current Computation in Symmetric Double Gate MOSFET incorporating Short Channel Effects," ۲۰۲۳ IEEE Devices for Integrated Circuit (DevIC), Kalyani, India, ۲۰۲۳, pp. ۵۲۲-۵۲۵.
- [۲۲] W. Sansen, "Minimum power in analog amplifying blocks: Presenting a design procedure," IEEE Solid-State.



Design of a Surface Wave Duplexer Based on Tensor Impedance Surfaces with a CPW-Fed Launcher

Mojtaba Mighani^{*}, Rasoul Kord¹

Department of Electrical and Electronics Engineering, Shahid Sattari Aeronautical Science and Technology University, Tehran, Iran

^{*} microwave@ssau.ac.ir

(Received times: 1402/Mar/16, Accept time: 1402/Jul/04)

Abstract

In this paper, a novel duplexer is presented based on the change in the refraction angle when a surface wave passes from a scalar impedance surface to a tensor impedance surface. This structure utilizes an artificial impedance surface alongside a tensor impedance surface, together with three launchers to excite the surface wave. To achieve the duplexer, the structure is designed using printed circuit technology in such a way that a microwave duplexer is realized by leveraging the change in refraction angle during the transition from the scalar to the tensor surface. Additionally, three launchers are used to excite the surface wave on the structure and to receive it. Measurement results in the 1.8, 4 GHz and 11.6 GHz bands show that this structure has insertion losses of 4.0 dB and 0.1 dB, and isolation levels of 36.6 dB and 40 dB, respectively. The results from the mathematical modeling and simulation of the structure's insertion loss and isolation show very good agreement. Furthermore, validating the feasibility of realizing a surface wave duplexer is one of the most important outcomes of this paper.

Keyword:



پژوهش‌های نوین در مهندسی برق و الکترونیک هوایی

شماره ۱، جلد ۱، زمستان ۱۴۰۴

<https://www.mreca.ir>



طراحی و شبیه‌سازی یک دیپلکسر موج سطحی با استفاده از سطوح امپدانس تانسوری ولانچر CPW-Fed

مجتبی میقانی^{۱*}، رسول کرد^۱

^۱دانشکده مهندسی برق و الکترونیک، دانشگاه علوم و فنون هوایی شهید ستاری، تهران، ایران،

*microwave@ssau.ac.ir

(تاریخ ارسال مقاله: ۱۴۰۲/۱۲/۲۶ تاریخ پذیرش مقاله: ۱۴۰۳/۰۴/۱۴)

واژگان کلیدی

موج سطحی
سطح امپدانس تانسوری
سطح امپدانس اسکالر
دیپلکسر

چکیده

در این مقاله یک دیپلکسر جدید بر مبنای تغییرات زاویه شکست در هنگام ورود موج سطحی از یک سطح امپدانس اسکالر به یک سطح امپدانس تانسوری ارائه شده است. در این ساختار یک سطح امپدانس مصنوعی در کنار یک سطح امپدانس تانسوری به همراه سه عدد لانچر برای تحریک موج سطحی استفاده شده است. برای دستیابی به دیپلکسر، ساختار به نحوی با استفاده از تکنولوژی مدار چاپی طراحی شده است که با تغییرات زاویه شکست در هنگام ورود از سطح اسکالر به تانسوری بتوان به یک دیپلکسر ریزموجی دست یافت. همچنین از ۳ عدد لانچر برای تحریک موج سطحی بر روی سطح و دریافت آن استفاده شده است. نتایج اندازه‌گیری در دو باند ۱۸/۴ گیگاهرتز و ۲۱/۶ گیگاهرتز نشان می‌دهد که این ساختار دارای تلفات عبوری به ترتیب ۴/۵ و ۵/۱ دسی‌بل و ایزولاسیون به ترتیب ۳۶/۶ و ۴۰ دسی‌بل می‌باشد. نتایج بدست آمده از مدل‌سازی ریاضی و شبیه‌سازی تلفات ساختار و ایزولاسیون از تطابق بسیار خوبی برخوردار هستند. از سوی دیگر صحت‌گذاری بر روی امکان تحقق دیپلکسر موج سطحی یکی از مهمترین نتایج این مقاله است.

فرکانس قابل استفاده هستند و توانایی مالتی‌پلکس فرکانسی را ندارند [۲-۳]. این رفتار، استفاده از دیپلکسرها را در تقویت‌کننده‌های توان پهن‌بند مبتنی بر نیمه‌هادی، نسبت به ترکیب‌کننده‌ها و تقسیم‌کننده‌ها کاراتر خواهد نمود.

مالتی‌پلکسرها در مقایسه با تقسیم‌کننده‌ها و ترکیب‌کننده‌های توان دو مزیت عمده دارند. اول اینکه تضعیف ذاتی آن را ندارد و دوم اینکه می‌تواند بین دهانه‌های خود ایزولاسیون ایجاد کند [۴]. این عمل مالتی‌پلکسرها را در گیرنده‌های چند کلناله به شدت کارا می‌کند. همچنین می‌توان یک دیپلکسر را با یک سیرکولاتور نیز مقایسه نمود. این مقایسه نتیجه می‌دهد، به دلیل اینکه دیپلکسر بطور همزمان در دو کلنال مجزا قبل کار است، می‌تواند در بسیاری از کاربردها از سیرکولاتور مناسب‌تر باشد.

۱- مقدمه

دیپلکسرهای یکی از المان‌های سه دهانه‌ای جذاب در سیستم‌های ریزموجی هستند. یکی از کاربردهای مهم این قطعات، اتصال هم‌زمان فرستنده و گیرنده‌ای با دو فرکانس متفاوت به یک آنتن می‌باشد [۱]. به عبارتی یک دیپلکسر می‌تواند دو کانال فرکانسی را ترکیب و یا از یکدیگر جدا نماید. وقتی نیاز به ترکیب یا جدا سازی بیش از دو کلنال فرکانسی داریم، یک مالتی‌پلکسر می‌تواند مورد استفاده قرار گیرد. به عبارتی مالتی‌پلکسرهای دیپلکسرهای عملکردی شبیه ترکیب‌کننده‌ها و تقسیم‌کننده‌های توان دارند با این تفاوت که برخلاف آنها ترکیب‌کننده‌ها و تقسیم‌کننده‌ها فقط در یک

برای جدا سازی دو کانال فرکانسی موج ورودی است. لذا ابتدا به کمک یک لانچر موج سطحی که می‌تواند شامل هر دو کانال فرکانسی باشد را بر روی سطح امپدانس اسکالر (SIS) تحریک کرده و موج به صورت عمودی به مرز یک سطح امپدانس سی تان سوری (TIS) برخورد می‌کند. حال متنا سب با فرکانس هر کانال با یک زاویه شکست وارد سطح امپدانس تانسوری شده و دو کانال از یکدیگر جدا می‌شوند. در انتها این دو موج سطحی با استفاده از دو لانچر از روی سطح امپدانس تانسوری دریافت می‌شود.

مهمترین مزیت این ساختار، تغییر پویا زاویه شکست موج سطحی بر حسب فرکانس است که می‌تولند با جابجایی محدود لانچر، فرکانس کانال‌های دیپلکسر را در صورت نیاز در باند فرکانسی کاری تا حد محدودی تغییر داد و یا تنظیم نمود.

یکی از مهمترین چالش‌ها در زمینه استفاده از سطوح امپدانس، تحریک و اندازه‌گیری موج سطحی بر روی این سطوح است. ساده‌ترین روش آزمایشگاهی استفاده از پروب‌های هم‌محور در کنار سطح بصورت عمودی و افقی برای تحریک به ترتیب موج TM و TE است [۱۷]. این روش تست موج سطحی بر سطوح امپدانس به دلیل بازده پایین و همچنین انتشار موج در همه جهت‌ها برای یک قطعه ریزموجی منجر به افزایش تلفات عبوری قطعه خواهد شد و عملاً قابل استفاده نیست. این روش تنها در مواقعی کاربرد دارد که بخواهیم موج بر نحوه عملکرد یک سطح و یا یک ساختار صحنه‌گذاری نماییم و مقدار خالص توان دریافتی بر روی سطح مد نظر نباشد. به عنوان مثال در [۱۴] برای صحنه‌گذاری بر تغییرات فرکانسی زاویه شکست که بوسیله تئوری مدل‌سازی شده، با نرمالیزه کردن تلفات مورد استفاده قرار گرفته است.

تنها راه عملی برای استفاده از سطوح امپدانس در المان‌های ریزموجی استفاده از لانچرهای موج سطحی است [۲۴-۱۸]. این لانچرها می‌توانند موج سطحی را با بازده بالا بر روی سطح تحریک نمایند. مهمترین مشکل استفاده از یک لانچر نیاز به زیرلایه با ضریب گذردهی الکتریکی نسبی بالا است که انتخاب زیرلایه لانچر را محدود و اغلب بسیار گران می‌نماید. به عنوان مثال برای دستیابی به بازده تزویج بالای ۹۰٪ در تئوری نیاز به ضریب گذردهی الکتریکی نسبی بالاتر از ۱۰ وجود دارد [۲۳-۲۴]. در [۱۸-۱۹] یک ساختار لانچر موج سطحی با استفاده از CPW^۱ به نحوی ارایه شده است که دارای بازده و باند فرکانسی مناسب باشد. در این مقاله از این ساختار پیشنهادی به عنوان پایه برای طراحی لانچرهای مورد نیاز استفاده شده است.


روش طراحی دیپلکسرها معمولاً بر مبنای اتصال دو فیلتر با دو فرکانس عبور متفاوت به وسیله یک اتصال تی به یکدیگر می‌باشد. در این روش، مهمترین مشکل آن است که هر فیلتر در باند عبور فیلتر دیگر باید اتصال باز باشد. دو روش برای طراحی دیپلکسرها وجود دارد. یکی معمولاً بر مبنای بهینه‌سازی یک تابع خطا و اصلاح پاسخ دیپلکسر می‌باشد که فرآیندی زمان‌بر است [۵-۶] و دیگری روش‌های تحلیلی مبتنی بر طراحی دو فیلتر مجزا و ماتریس تزویج است [۷-۸].

از لحاظ روش ساخت، دیپلکسرها معمولاً بصورت فناوری مدارچاپی [۷-۱۱] و موجبری [۱۲-۱۳] ساخته می‌شوند. در [۷-۹] مالتی پلکسرها بر مبنای SIW ساخته شده‌اند. مزیت عمده این دیپلکسرها مبتنی بر مدارات چاپی، سادگی ساخت و هزینه کم و امکان ترکیب با قطعات فشرده مداری است. از سوی دیگر ساخت دیپلکسرها بوسیله موجبرها امکان دستیابی به تلفات عبوری پایین و ضریب‌های کیفیت بالا را فراهم می‌کند [۱۲-۱۳]. به عنوان نمونه در [۱۳] دیپلکسر موجبری با تلفات عبوری نوعی ۰.۳۹ دسی‌بل و ضریب حذف بسیار بالا ارایه شده است. همچنین به دلیل توان قابل تحمل بالا، دیپلکسرها موجبری با وجود مشکلات ساخت، در فرستنده‌ها بیشتر مورد استفاده قرار می‌گیرند.

اخیراً با استفاده از سطوح امپدانس تانسوری ساختاری ارایه شده است که می‌تواند برای طراحی یک دیپلکسر بر مبنای امواج سطحی مورد استفاده قرار گیرد [۱۴-۱۶]. ساختار ارایه شده با کنار هم قرار دادن یک سطح امپدانس اسکالر و یک سطح امپدانس مصنوعی بدست آمده است. در این ساختار موج سطحی بر روی سطح امپدانس اسکالر تحریک شده و به‌طور عمود بر مرز سطح امپدانس تانسوری می‌تابد. به دلیل وقوع پدیده شکست، موج با یک زاویه شکست مشخص وارد سطح تانسوری می‌گردد. در [۱۴] تغییرات زاویه شکست بر حسب فرکانس موج سطحی مدل‌سازی شده است. سپس روش ارایه شده بر روی یک ساختار نمونه که بوسیله تکنولوژی مدارچاپی ساخته شده است بررسی پروده است. در ساختار بررسی شده در بازه فرکانسی ۷۵/۱-۱۵/۱۵ گیگاهرتز زاویه شکست بین ۰ تا حدود ۹ درجه تغییر می‌کند. همچنین در [۱۵] تلفات موج سطحی در این نوع از ساختار که شامل سه تلف اهمی و دی‌الکتریک موج سطحی، تلف عدم تطبیق و تلفات تبدیل مدی می‌باشد، مدل‌سازی گردیده است. بوسیله این مدل‌سازی و روابط ارایه شده می‌توان برای دیپلکسر ارایه شده پارامترهای پراکندگی و تلفات عبوری را محاسبه نمود. در این مقاله از این ایده برای ارایه یک دیپلکسر موج سطحی با ساختار جدید بر مبنای سطوح امپدانس تانسوری استفاده شده است. روش پیشنهادی، استفاده از تغییر زاویه شکست بر حسب فرکانس

۲- طراحی سطح امپدانسی

برای داشتن یک سطح امپدانس غیرهمسانگرد که قابلیت اقناء یک پهنای باند وسیع را دارا باشد، از یک سلول با لایه خازنی غیرهمگن [۳] با ابعاد سلول a برابر ۴ میلی‌متر و لایه نازک فلزی روی زیرلایه برابر با: x برابر ۳/۷۵ میلی‌متر و y برابر ۲/۱ میلی‌متر و زاویه انقطاع لایه نازک برابر ۶۰ درجه استفاده می‌گردد.




شکل (۱): نمایی از سلول غیرهمسانگرد با زیرلایه RO_{4003} زمین شده به ضخامت 0.813λ و ϵ_r برابر ۳/۵۵.

سلول غیرهمگن پی‌شده‌ای بر روی زیرلایه RO_{4003} زمین شده در نرم‌افزار desktop Ansys Electronic برای دو مد ویژه TE و TM و زوایای انتشار ۰، ۳۰، ۶۰ و ۹۰ درجه شبیه‌سازی گردیده و شبیه‌سازی پاشندگی سلول برای دو مد حاصل به صورت شکل ۲ می‌باشد. با توجه به نمودار پاشندگی، حاصل از سلول شکل ۱ برای چهارزاویه ۰، ۳۰، ۶۰ و ۹۰ درجه فرکانس‌های قطع مد TM به ترتیب برابر است با: ۱۰/۱۲ گیگاهرتز، ۱۱/۶۲ گیگاهرتز، ۱۱/۶۴۷ گیگاهرتز و ۱۰/۱۴ گیگاهرتز. همچنین فرکانس‌های قطع مد TE به ترتیب برابر است با: ۲۷/۱۹ گیگاهرتز و ۲۹/۲۸ گیگاهرتز و ۲۱/۹۱ گیگاهرتز. بنابراین با توجه به فرکانس‌های قطع بدست آمده برای چهار زاویه فوق، پهنای باند فرکانسی که سلول در مد TM و در تمام جهتها اقناء می‌کند برابر است با: ۱۱/۶۴۷ گیگاهرتز الی ۲۱/۹۱ گیگاهرتز.


در نهایت به ازای هر فرکانس سلول غیرهمسانگرد بیانگر یک سطح امپدانس تانسوری با ویژگی شکست زاویه‌ای امواج سطحی متفاوت خواهد بود. به عبارت دیگر سطح امپدانس تانسوری به ازای هر فرکانس به خاطر داشتن ویژگی امپدانس متفاوت باعث ایجاد زاویه شکست متفاوت می‌گردد. [۴]

برای سلول شکل ۱ نمودار حاصل برای پهنای باند فرکانسی مذکور برحسب زاویه شکست به ازای جواب قابل قبول معادله درجه ۳ در مرجع [۷] به صورت شکل ۳ است. همان‌طور که در نمودار شکل ۳ مشخص می‌باشد، زاویه



شکل (۲): نمودار تغییرات امپدانس درایه‌های تانسور TIS سلول

غیرهمسانگرد برحسب فرکانس



شکل (۳): نمودار زاویه شکست امواج سطحی بر روی سطح TIS برحسب فرکانس.

شکست امواج سطحی بر روی سطح امپدانس تانسوری سلول طراحی شده برحسب فرکانس‌های متفاوت، متغیر می‌باشد. به عبارت دیگر امواج سطحی با فرکانس معین برحسب زاویه شکست تفکیک گردیده است. به طور مثال برای منحنی امواج سطحی با فرکانس ۱۹/۷ گیگاهرتز دارای زاویه شکستی برابر با ۲۳/۸۹ درجه خواهد داشت. لذا با محاسبه تانژانت زاویه و عرض سطح امپدانس تانسوری نقطه تقریبی انتشار امواج سطحی با فرکانس ۱۹/۷ گیگاهرتز حاصل می‌گردد و با قراردادن لانچر با تغذیه CPW در نقطه مذکور خروجی با فرکانس مورد نظر حاصل خواهد شد.

در ادامه، هدف طراحی سلول، برای ساخت یک سطح اسکالر می‌باشد [۴] بطوری که با قرارگیری آن در کنار سطح امپدانس تانسوری بهترین تطبیق امپدانس را ایجاد نماید. با استفاده از رابطه زیر [۳]:

$$Z_{xx}Z_{yy} - Z_{xy}Z_{yx} = \eta^2 \quad (1)$$

که شرط تطبیق امپدانس دو سطح مجاور تانسوری و اسکالر می‌باشد. در رابطه ۲، η برابر است با امپدانس سطحی تانسور امپدانس اسکالر یا $\bar{\eta} = \begin{pmatrix} \eta & 0 \\ 0 & \eta \end{pmatrix}$. برای طراحی سلول اسکالر مرتبط سطح امپدانس تانسور نکات قابل توجه عبارت است از: اقناء پهنای باند سطح امپدانس تانسوری، تطبیق امپدانس با سطح تانسوری و دارا بودن مشخصات فیزیکی یکسان

سطحی به صورت مورب سطح امپدانس تانسوری منتشر می شود به واسطه نبود تقارن هندسی و پشتیبانی از این مدها، بخشی از امواج سطحی مد غالب TM که فقط در راستای محورهای اصلی منتشر می شوند به مد TE تبدیل می گردد. در نتیجه به دلیل عدم پشتیبانی مد TE از موج سطحی در فرکانس ناحیه تک مد سطح، بخش تبدیل شده از روی سطح امپدانس تانسوری به صورت موج انتشاری تشعشع یافته و این امر باعث کاهش توان می گردد. رابطه (۲) مقدار تلفات ناشی از تبدیل مد را ارایه می کند.

$$L_{MT} = \left(1 - \left[Z_0^2 + Z_{xy}^2 - Z_{yy}Z_{xx} + jZ_0(2Z_{xy} \cos 2\theta + (Z_{yy} - Z_{xx}) \sin 2\theta) \pm 2^{-1/2} \{ 2Z_0^4 - Z_0^2(Z_{xx} + Z_{yy})^2 + 2(Z_{xy}^2 - Z_{xx}Z_{yy})^2 + 4Z_0^2Z_{xy}(Z_{xx} - Z_{yy}) \sin 4\theta + Z_0^2 \cos 4\theta (-4Z_{xy}^2 + (Z_{xx} - Z_{yy})^2) \}^{1/2} \right] \times [2(Z_0^2 + Z_{xy}^2 - Z_{xx}Z_{yy})]^{-1} \right)^2 \quad (2)$$

همچنین به دلیل استفاده از دو سطح امپدانس متفاوت مجاور یکدیگر و به علت عدم تطبیق امپدانس کامل و یکسان در تمام فرکانسها، مقداری از موج سطحی منعکس و در نتیجه تلف خواهد شد [۹]. این تلفات از رابطه (۳) قابل محاسبه است.

$$L_{MM} = 1 - |\Gamma|^2 \quad (3)$$

$$\Gamma = \frac{\eta - \sqrt{Z_{xx}Z_{yy} - Z_{xy}^2}}{\eta + \sqrt{Z_{xx}Z_{yy} + Z_{xy}^2}} \quad (4)$$

در روابط فوق ضریب Γ برابر است با ضریب انعکاس موج سطحی در مرز ناحیه اتصال سطح امپدانس اسکالر و تانسوری و L_{MM} نیز برابر با میزان تلف ایجاد شده در اثر عدم تطبیق امپدانس دو محیط است. حال برای تلفات کل می توان نوشت:

$$Loss_{surf} = L_{MT} + L_{MM} \quad (5)$$


در رابطه فوق $Loss_{surf}$ مجموع تلفات ناشی از عدم تطبیق امپدانس سطح و تبدیل مد موج سطحی می باشد. در شکل ۶ تلفات کل برای ساختار ارایه شده محاسبه و ترسیم شده است.

۳- طراحی ولانچر CPW-Fed


ابعاد هندسی ولانچر CPW-Fed مورد نظر مطابق مراجع [۵] و [۱۰] در جدول ۱ طراحی و ارائه شده است. همچنین برای ولانچر از زیرلایه Rogers RT/(Duroid) ۶۰۱۰/۶۰۱۰ LM با ضخامت ۰/۸۱۳ و ثقلیت گذردهی الکتریکی نسبی ۱۰/۲ و تانژانت تلفات ۰/۰۰۲۳ و امپدانس ۵۰ اهم مدنظر قرار گرفته است.

سلول همسانگرد با سلول غیرهمسانگرد (نوع زیرلایه، لایه نازک فلزی، ضخامت زیرلایه).

با توجه به موارد فوق سلول قارچی به دلیل داشتن پهنای باند فرکانسی بالا با زیرلایه RO۴۰۰۳ استفاده گردیده است. همانند سلول قبلی با شبیه سازی سلول قارچی در نرم افزار Ansys Electronic desktop برای دو مد TE و TM برای زوایای انتشار ۰، ۳۰، ۶۰ و ۹۰ درجه، نمودار پاسخندگی سلول برای دو مد به صورت شکل ۵ می باشد. با توجه به نمودار پاسخندگی شکل ۵ حاصل از سلول شکل ۴ برای چهار زاویه ۰، ۳۰، ۶۰ و ۹۰ درجه، فرکانسهای قطع مد TM به ترتیب برابر است با: ۲۸/۸۶ گیگاهرتز، ۲۸/۷۱ گیگاهرتز، ۲۸/۷۰ گیگاهرتز و ۲۸/۸۶ گیگاهرتز. بنابراین با توجه به فرکانسهای قطع بدست آمده برای چهار زاویه فوق، پهنای باند فرکانسی که سلول در مد TM در تمام جهتها ابقاء می کند برابر است با: ۱۱/۶۴۵ گیگاهرتز الی ۲۸/۷۰ گیگاهرتز.





شکل (۴): نمایی از سلول همسانگرد با زیرلایه زمین شده



شکل (۵): نمودار تغییرات امپدانس سلول همسانگرد قارچی بر حسب

فرکانس

در نهایت پهنای باند فرکانسی مشترک دو سطح امپدانس اسکالر و تانسوری برابر است با ۱۱/۶۴۷ گیگاهرتز الی ۲۱/۹۱ گیگاهرتز. سطوح امپدانس تانسوری دارای قابلیت اقنای همزمان مدهای هایبریدی (ترکیب همزمان مدهای TM و TE) می باشد [۲]. لذا هنگامی که امواج




شکل (۶): نمودار تلفات دیپلکسر


جدول ۱: مربوط به ابعاد لانچر تغذیه CPW بر حسب میلی‌متر

G	a	B	c	W	S	N
۰/۶۴	۰/۶۴	۰/۶۴	۰/۶	۰/۶۴	۲	۲
T	d _۲	L _۱	L _۲	L _R	L _S	D
۱/۶	۰/۱	۱۸	۱۰/۵	۱۰/۵	۳/۵	۳

شکل (۸): نمودارهای اندازه S_{11} و S_{21} محدوده فرکانسی اول لانچر



شکل ۹: نمودارهای اندازه S_{11} و S_{21} محدوده فرکانسی دوم لانچر




شکل (۷): لانچر CPW بر پایه ترکیبی از بازتاب‌کننده-جهت‌دهنده

در شکل ۷ طول L_1 سرآنتن لانچر؛ L_2 طول جهت‌دهنده آنتن؛ L_R طول بازوی بازتاب‌کننده، L_S فاصله بین بازتاب‌کننده و سرآنتن؛ d تطبیق‌کننده بازوی آنتن؛ t پهنای بازتاب‌کننده؛ g فاصله بین بازوی آنتن و شیار S ؛ W پهنای فاصله بین دو شیار؛ a پهنای شیار آنتن؛ b فاصله بین دو شیار سرآنتن؛ c فاصله بین شیار سرآنتن و شیار جهت‌دهنده.

نمودارهای شکل ۸ مربوط به نتایج بدست آمده از لانچر ترکیبی بازتاب‌کننده-جهت‌دهنده در فرکانس مرکزی ۱۰ گیگاهرتز می‌باشد. در این لانچر بیشترین تزویج روبه جلو برابر ۰/۶۳۲ دسی‌بل و پهنای باند امپدانس تقریباً ۱ گیگاهرتز با محدوده فرکانسی ۱۸/۷۷ گیگاهرتز الی ۱۹/۷ گیگاهرتز می‌باشد.

در بخش قبل میزان تلفات به واسطه عدم تطبیق و تغییر مد بطور مجزا و تلف مجموع محاسبه شده و نمودار شکل ۱۰ در بازه ۱۸/۴ گیگاهرتز الی ۲۱/۶ گیگاهرتز رسم گردید. در این بخش مجموع دو تلف فوق به اضافه تلف تزویج لانچر محاسبه گردیده‌است.



شکل (۱۰): نمودار تلفات توان ناشی از تزویج لانچر و دیپلکسر

با توجه به نمودار شکل ۱۰ بیشترین تلفات قطعه دیپلکسر در محدوده فرکانس‌های کاری لانچرها، ناشی از تغییر مد (L_{MT}) امواج سطحی می‌باشد.

۴- طراحی و شبیه‌سازی دیپلکسر


در این بخش یک دیپلکسر موج سطحی با ابعاد ۱۲۰ در ۱۰۰ میلی‌متر مربع به طوری که سطوح امپدانس تانسوری و اسکالر هر دو با اندازه یکسان ۱۰۰ در ۶۰ میلی‌متر مربع می‌باشد. همچنین لانچر با مشخصات جدول ۱ با ابعاد ۳۰ در ۴۰ میلی‌متر مربع برای شبیه‌سازی بکارگرفته شده است [۱۴]. با استفاده از لانچر در محدوده فرکانس ۱۹/۵۷ گیگاهرتز الی ۱۹/۵۳ گیگاهرتز مکان دو لانچر مطابق شکل ۱۱ خواهد بود.

در این دیپلکسر شرایط امپدانس اسکالر برابر با:

$$SIS = j \begin{pmatrix} 166.1973 & 0 \\ 0 & 166.1973 \end{pmatrix} \Omega \quad (7)$$

و همچنین تانسور سطح امپدانس تانسوری به صورت زیر:


$$TIS = j \begin{pmatrix} 197.351 & 39.269 \\ 39.269 & 144.929 \end{pmatrix} \Omega \quad (8)$$



شکل (۱۱): دیپلکسر با ابعاد ۱۰۰ در ۱۲۰ میلی‌متر مربع

می‌باشد. همانطور که از شکل ۱۳ مشاهده می‌گردد، با شبیه‌سازی سطح امپدانس سی با فرکانس مرکزی ۱۰ گیگاهرتز با تغذیه امواج سطحی ۱۹/۲ گیگاهرتز الی ۱۹/۰۴ گیگاهرتز از طریق لانچر ورودی، سمت سطح امپدانس اسکالر SISs و همچنین لانچر ورودی از سمت سطح امپدانس تانسوری، بیشترین مقدار توان حاصله در سطح امپدانس تانسوری در زاویه ۱۲/۳۲- درجه بدست می‌آید.

در ادامه از سه لانچر برای تحقق دیپلکسر استفاده خواهد گردید. در این شبیه‌سازی ابعاد دیپلکسر عبارت است از اندازه یک ورق ۲۹۶ در ۲۰۸ میلی‌متر مربع و همچنین ابعاد سطح اسکالر و تانسوری مذکور برابر ۱۴۸ در ۲۰۸ میلی‌متر مربع می‌باشد. همچنین لانچر با مشخصات جدول ۲ با ابعاد ۳۰ در ۴۰ میلی‌متر مربع برای شبیه‌سازی بکارگرفته شده است.




شکل ۱۲: دیپلکسر با ابعاد ۲۹۶ در ۲۰۸ میلی‌متر مربع

در این دیپلکسر شرایط امپدانس اسکالر برابر با

$$SISs = j \begin{pmatrix} 163.625 & 0 \\ 0 & 163.625 \end{pmatrix} \Omega \quad (9)$$

و همچنین تانسور سطح امپدانس تانسوری به صورت زیر:

$$TISs = j \begin{pmatrix} 192.466 & 32.05 \\ 32.05 & 143.582 \end{pmatrix} \Omega$$



شکل ۱۴: نمودار شبیه‌سازی دیپلکسر با زاویه شکست ۸/۳۹- درجه برای لانچر گیرنده دوم و با زاویه شکست ۱۱/۴۵ درجه برای لانچر گیرنده اول

نتیجه‌گیری

در این مقاله یک دیپلکسر موج سطحی بر مبنای تغییرات زاویه شکست بر روی یک سطح امپدانس تانسوری ارائه شده است. این ساختار جدید از قرار گرفتن یک سطح امپدانس اسکالر در کنار یک سطح امپدانس تانسوری ساخته شده است. همچنین از ۳ عدد لانچر برای تحریک موج سطحی بر روی سطح و دریافت آن استفاده شده است. نتایج بدست آمده از مدل‌سازی ریاضی و شبیه‌سازی تلفات ساختار و ایزولا سیون از تطابق بسیار خوبی برخوردار هستند. از سوی دیگر صحت‌گذاری بر روی امکان تحقق دیپلکسر موج سطحی یکی از مهمترین نتایج این مقاله است.

مراجع

- [۱] LEO Yang, Microwave filters-۱۹۶۵ Mattaei
- [۲] K.R. Bushore, W.L. Teeter, A Variable-Ratio Microwave Power Divider and Multiplexer, IRE Transactions on Microwave Theory and Techniques (Volume: ۵, Issue: ۴, October ۱۹۵۷) ۲۲۷ – ۲۲۹ DOI: ۱۰.۱۱۰۹/000۵۷.۱۹۵۷.۱۱۲۵۱۵۴
- [۳] E.G. Cristal, G.L. Matthaei, A Technique for the Design of Multiplexers Having Contiguous Channels, IEEE Transactions on Microwave Theory and Techniques (Volume: ۱۲, Issue: ۱, Jan ۱۹۶۴) Page(s): ۸۸ – ۹۳ DOI: ۱۰.۱۱۰۹/TMTT.۱۹۶۴.۱۱۲۵۷۵۶
- [۴] L.J. Ricardi, A Diplexer Using Hybrid Junctions, IEEE Transactions on Microwave Theory and Techniques (Volume: ۱۴, Issue: ۸, Aug ۱۹۶۶) Page(s): ۳۶۴ – ۳۷۱ DOI: ۱۰.۱۱۰۹/TMTT.۱۹۶۶.۱۱۲۶۲۷۶
- [۵] Rui Wang, Jun Xu, Synthesis and design of microwave diplexers with a common resonator junction, ۲۰۱۲ International Conference on Microwave and Millimeter Wave Technology (ICMMT) ۵-۸ May ۲۰۱۲ Shenzhen, China DOI: ۱۰.۱۱۰۹/ICMMT.۲۰۱۲.۶۲۳۰۰۱۹
- [۶] Milad Sharifi Sorkherizi, Abbas Vosoogh, Ahmed A. Kishk, Per-Simon Kildal, Design of integrated diplexer-power divider, ۲۰۱۶ IEEE MTT-S International Microwave Symposium (IMS) ۲۲-۲۷ May ۲۰۱۶ San Francisco, CA, USA DOI: ۱۰.۱۱۰۹/MWSYM.۲۰۱۶.۷۵۴۰۱۲۴
- [۷] Kaijun Song, Senior Member, IEEE, Jiachen Yao, Yuxuan Chen, Yifang Zhou, Balanced Diplexer Based on Substrate Integrated Waveguide Dual-Mode Resonator, IEEE Transactions on Microwave

می‌باشد. همان‌طور که از شکل ۱۴ مشاهده می‌گردد، با شبیه‌سازی دیپلکسر با تغذیه امواج سطحی (۱۸/۸۷ گیگاهرتز الی ۱۹/۰۳ گیگاهرتز) از طریق لانچر ورودی سمت سطح امپدانس اسکالر SIS و همچنین لانچر ورودی از سمت سطح امپدانس تانسوری بیشترین مقدار توان نرمالیزه مشترک برابر ۹/۲۶- دسی‌بل برای فرکانس ۱۸/۹۲ گیگاهرتز مربوط به لانچر گیرنده اول و ۹/۲۷- برای فرکانس ۱۹/۰۱ گیگاهرتز مربوط به لانچر گیرنده دوم که در سطح امپدانس تانسوری با زاویه شکست ۱۱/۴۵ درجه برای لانچر گیرنده اول و با زاویه شکست ۸/۳۹- درجه برای لانچر گیرنده دوم افتاء می‌گردد.

ماتریس پراکندگی شبکه سه پورتی یا دیپلکسر عبارت است از:


$$S = \begin{pmatrix} S_{11} & S_{21} & S_{31} \\ S_{12} & S_{22} & S_{32} \\ S_{13} & S_{23} & S_{33} \end{pmatrix} \quad (10)$$

برای ۱۸/۹۲ گیگاهرتز ماتریس فوق برای لانچر گیرنده اول با زاویه شکست ۱۱/۴۵ درجه عبارت است از:

$$S = \begin{pmatrix} -9.72 & -9.26 & -31.92 \\ -9.24 & -9.24 & -28.54 \\ 0 & 0 & 0 \end{pmatrix} dB \quad (11)$$

برای فرکانس ۱۹/۰۱ گیگاهرتز ماتریس فوق برای لانچر گیرنده دوم با زاویه شکست ۸/۳۹- درجه عبارت است از:

$$S = \begin{pmatrix} -14.99 & -27.05 & -9.72 \\ 0 & 0 & 0 \\ -9.27 & -15.53 & -12.81 \end{pmatrix} dB \quad (12)$$



شکل ۱۳: نمودار شبیه‌سازی دیپلکسر با محدوده فرکانسی ۱۹/۰۴ گیگاهرتز الی ۱۹/۲ گیگاهرتز و زاویه شکست ۱۲/۳۲- درجه.

- and Broadside Radiation Using Surface-Wave Launchers IEEE Antennas and Wireless Propagation Letters (Volume: ۷) DOI: ۱۰.۱۱۰۹/LAWP.۲۰۰۸.۹۱۹۳۲۶
- [۲۲] Marko Bosiljevac; Massimiliano Casaletti; Francesco Caminita; Zvonimir Sipus; Stefano Maci Non-Uniform Metasurface Luneburg Lens Antenna Design IEEE Transactions on Antennas and Propagation (Volume: ۶۰, Issue: ۹, Sept. ۲۰۱۲) Page(s): ۴۰۶۵ – ۴۰۷۳ DOI: ۱۰.۱۱۰۹/TAP.۲۰۱۲.۲۲۰۷۰۴۷
- [۲۳] S.F. Mahmoud; Y.M.M. Antar; H.F. Hammad; A.P. Freundorfer Theoretical considerations in the optimization of surface waves on a planar structure IEEE Transactions on Antennas and Propagation (Volume: ۵۲, Issue: ۸, Aug. ۲۰۰۴) Page(s): ۲۰۵۷ – ۲۰۶۳ DOI: ۱۰.۱۱۰۹/TAP.۲۰۰۴.۸۳۲۴۹۸
- [۲۴] H.F. Hammad; Y.M.M. Antar; A.P. Freundorfer; S.F. Mahmoud Uni-planar CPW-fed slot launchers for efficient TM/sub θ / surface-wave excitation IEEE Transactions on Microwave Theory and Techniques (Volume: ۵۱, Issue: ۴, Apr ۲۰۰۳) Page(s): ۱۲۳۴ – ۱۲۴۰ DOI: ۱۰.۱۱۰۹/TMTT.۲۰۰۳.۸۰۹۶۶۸
- Theory and Techniques (Volume: ۶۸, Issue: ۱۲, Dec. ۲۰۲۰) Page(s): ۵۲۷۹ – ۵۲۸۷ DOI: ۱۰.۱۱۰۹/TMTT.۲۰۲۰.۳۰۱۵۹۶۶۸
- [۸] Jin-Xu Xu, Wan-Li Zhan, Hui-Yang Li, and Xiu Yin Zhang , Switchable Diplexer Based on Coupling Control IEEE Transactions on Circuits and Systems II: Express Briefs (Volume: ۶۸, Issue: ۱, Jan. ۲۰۲۱) Page(s): ۱۶۶ – ۱۷۰ DOI: ۱۰.۱۱۰۹/TCSII.۲۰۲۰.۳۰۰۳۹۱۳
- [۹] Anton Sieganschin; Thomas Jaschke; Arne F. Jacob, A Compact Diplexer for Circularly Polarized ۲۰/۳۰ GHz SIW-Antennas ۲۰۲۰ IEEE/MTT-S International Microwave Symposium (IMS) ۴-۶ Aug. ۲۰۲۰ Los Angeles, CA, USA DOI: ۱۰.۱۱۰۹/IMS۳۰.۵۷۶,۲۰۲۰.۹۲۲۹۰۰
- [۱۰] Li Yang; Roberto Gómez-García; José-María Muñoz-Ferreras; Runqi Zhang Input-Reflectionless Low-Pass Filter on Multilayered Diplexer-Based Topology IEEE Microwave and Wireless Components Letters (Volume: ۳۰, Issue: ۱۰, Oct. ۲۰۲۰) Page(s): ۹۴۵ – ۹۴۸ DOI: ۱۰.۱۱۰۹/LMWC.۲۰۲۰.۳۰۱۷۲۵۲
- [۱۱] Yan-Mei Xue; Lian Yang; Jin-Xu Xu; Xiao-Lan Zhao; Xiu Yin Zhang Wideband Diplexer With Narrow Channel Spacing Using Hybrid Bandpass-Bandstop Structures IEEE Access (Volume: ۸) Page(s): ۱۳۷۷۸۳ – ۱۳۷۷۸۸ DOI: ۱۰.۱۱۰۹/ACCESS.۲۰۲۰.۳۰۱۲۳۴۸
- [۱۲] Giuseppe Macchiarella; Gian Guido Gentili; Luciano Accatino; Vittorio Tornielli di Crestvolant A Synthesis-Based Design Procedure for Waveguide Duplexers Using a Stepped E-Plane Bifurcated Junction ۲۰۲۰ IEEE/MTT-S International Microwave Symposium (IMS) ۴-۶ Aug. ۲۰۲۰ Los Angeles, CA, USA DOI: ۱۰.۱۱۰۹/IMS۳۰.۵۷۶,۲۰۲۰.۹۲۲۹۲۳
- [۱۳] Javier Ossorio García; Juan Carlos Melgarejo Lermas; Santiago Cogollo; Vicente E. Boria; Marco Guglielmi Waveguide Quadruplet Diplexer for Multi-Beam Satellite Applications IEEE Access (Volume: ۸) Page(s): ۱۱۰۱۱۶ – ۱۱۰۱۲۸ ۱۶ June ۲۰۲۰ DOI: ۱۰.۱۱۰۹/ACCESS.۲۰۲۰.۳۰۰۲۸۱۸
- [۱۴] Mojtaba Mighani; Gholamreza Dadashzadeh Analytical Study and Experimental Verification of the Refraction Angle as a Function of Frequency Due to Surface Waves Incident Onto a Tensor Impedance Sheet IEEE Transactions on Antennas and Propagation (Volume: ۶۷, Issue: ۷, July ۲۰۱۹) Page(s): ۴۶۴۲ – ۴۶۴۹ DOI: ۱۰.۱۱۰۹/TAP.۲۰۱۹.۲۹۰۵۷۷۹
- [۱۵] Mojtaba Mighani Gholamreza Dadashzadeh Analytical study and experimental verification of the surface wave loss on a tensor impedance surface Microwave and Optical Technology Letters Volume ۶۱, Issue ۱۲ December ۲۰۱۹ Pages ۲۸۷۹-۲۸۸۵
- [۱۶] Mojtaba Mighani, Gholamreza Dadashzadeh Analytical study of surface wave multiple refraction in boundary of a scalar impedance surface with a tensor impedance surface International Journal of RF and Microwave Computer-Aided Engineering Volume ۳۰, Issue ۴ January ۲۰۲۰.
- [۱۷] D. Sievenpiper et al., “High-impedance electromagnetic surfaces with a forbidden frequency band,” IEEE Trans. Microw. Theory Techn., vol. ۴۷, pp. ۲۰۵۹-۲۰۷۴, no. ۱۱, Nov. ۱۹۹۹.
- [۱۸] Symon K. Podilchak; Al P. Freundorfer; Yahia M. M. Antar Surface-Wave Launchers for Beam Steering and Application to Planar Leaky-Wave Antennas IEEE Transactions on Antennas and Propagation (Volume: ۵۷, Issue: ۲, Feb. ۲۰۰۹) Page(s): ۳۵۵ – ۳۶۲ DOI: ۱۰.۱۱۰۹/TAP.۲۰۰۸.۲۰۱۱۲۴۸
- [۱۹] Symon K. Podilchak; Al P. Freundorfer; Yahia M. M. Antar Planar Surface-Wave Sources and Metallic Grating Lenses for Controlled Guided-Wave Propagation IEEE Antennas and Wireless Propagation Letters (Volume: ۸) Page(s): ۳۷۱ – ۳۷۴ DOI: ۱۰.۱۱۰۹/LAWP.۲۰۰۹.۲۰۱۳۴۸۸
- [۲۰] F. Mesa; C. di Nallo; D.R. Jackson The theory of surface-wave and space-wave leaky-mode excitation on microstrip lines IEEE Transactions on Microwave Theory and Techniques (Volume: ۴۷, Issue: ۲, Feb ۱۹۹۹) Page(s): ۲۰۷ – ۲۱۵ DOI: ۱۰.۱۱۰۹/۲۲.۷۴۴۹۶۶
- [۲۱] Symon K. Podilchak; Al P. Freundorfer; Yahia M. M. Antar Planar Leaky-Wave Antenna Designs Offering Conical-Sector Beam Scanning



A new routing and allocation algorithm in flexible optical networks (R¹EF)

yaghoub khorasani ^{1*}

^{*} Department of Electrical and Computer Engineering, Sahand University of Technology, Tabriz, Iran

^{*} y_khorasani¹⁹@sut.ac.ir

(Received times: 1402/Dec/10, Accept time: 1402/Sep/10)

Abstract

Flexible optical networks have been proposed as a suitable platform for providing the required bandwidth to meet the growing public demands. Bandwidth fragmentation and energy management are among the most important issues that have been considered in flexible optical networks. This paper presents an integrated algorithm, called R¹EF, which in the first step, considers energy reduction parameters and, based on energy, sorts all existing paths between the source and destination, and the path with the lowest energy consumption is selected. In the second step, based on the golden metric, the cores are sorted, and the core with the least amount of bandwidth fragmentation is selected as the desired core. In the third step, suitable gaps are determined and allocated based on the Smart-Fit (SF) allocation policy. Simulation results show that the proposed algorithm reduces the blocking rate by 9% compared to other proposed methods and has reduced the negative effects of bandwidth fragmentation on bandwidth.

Keyword:

الگوریتم جدید مسیریابی و تخصیص طیف در شبکه های نوری منعطف (R^*EF)

یعقوب خراسانی*

^۱دانشکده مهندسی برق و کامپیوتر، دانشگاه صنعتی سهند، تبریز، ایران

* y_khorasani^{۹۹}@sut.ac.ir

(تاریخ ارسال مقاله: ۱۴۰۲/۱۰/۰۴ تاریخ پذیرش مقاله: ۱۴۰۳/۰۶/۲۵)

واژگان کلیدی

چکیده

شبکه های نوری منعطف به عنوان بستری مناسب برای ارائه پهنای باند مورد نیاز جهت برآورده کردن نیازهای رو به رشد عمومی مطرح شده است. تکه تکه شدن پهنای باند و مدیریت انرژی از مهم ترین مسائلی هستند که در شبکه های نوری منعطف مورد توجه قرار گرفته است. در این مقاله الگوریتمی یکپارچه، به نام R^*EF ارائه شده است که در گام اول، پارامترهای کاهش انرژی را مد نظر قرار می دهد و بر اساس انرژی، تمام مسیرهای موجود بین مبدا و مقصد را مرتب می کند و مسیری که کمترین انرژی مصرفی را دارد انتخاب می شود. در گام دوم، بر اساس متریک طلایی، هسته ها مرتب می شوند و هسته ای که مقدار تکه تکه شدن پهنای باند در آن کمتر است به عنوان هسته مورد نظر انتخاب می گردد. در گام سوم، شکاف های مناسب بر اساس سیاست تخصیص $Smart-Fit$ تعیین و تخصیص انجام می شود. نتایج شبیه سازی نشان می دهد که الگوریتم ارائه شده نسبت به سایر روش های مطرح شده، ۹ درصد نرخ انسداد را کاهش می دهد و باعث کاهش اثرات منفی تکه تکه شدن پهنای باند در پهنای باند شده است

واژه اول: شبکه های نوری منعطف
واژه دوم: تکه تکه شدن پهنای باند
واژه سوم: $Smart-Fit$
واژه چهارم: مصرف انرژی

۱- مقدمه

برای غلبه بر مشکلات مرتبط با شبکه WDM (هدر رفت پهنای باند، تخصیص غیرقابل انعطاف و ...) شناسایی شده است [۱].


شبکه نوری منعطف نسخه پیشرفته یا نسل بعدی فناوری DWDM است. چالش های موجود در فناوری DWDM هدر رفتن طیف به دلیل تقسیم پهنای باند به محدوده های ثابت ۵۰ یا ۲۵ گیگاهرتز است که توسط استانداردهای اتحادیه بین المللی مخابرات (ITU-T) مشخص شده است. این شبکه ثابت برای تقاضای ترافیک بالا مانند ۴۰۰ گیگا بیت بر ثانیه یا بالاتر کارایی ندارد و به تعداد زیادی فرستنده نیاز دارد که باعث افزایش هزینه شبکه و پیچیدگی ساخت افزار می شود. برای حل این مشکل، یک شبکه تطبیقی منعطف مورد نیاز است که از فرستنده های و گیرنده ها و عناصر شبکه تطبیقی تشکیل شده است که می توانند بر اساس تقاضا تنظیم شوند [۲].

در شبکه های نوری منعطف، طیف فرکانس انعطاف پذیر است و در نتیجه ظرفیت مؤثر شبکه بهبود می یابد. در شبکه های نوری منعطف، طیف فرکانس از مجموع شکاف های فرکانسی کوچک تشکیل شده است و گره فرستنده

امروزه تقاضا برای استفاده از فناوری های پیشرفته از جمله ویدئو کنفرانس، سرویس های تعاملی، اینترنت اشیا و ... توسط عموم مردم افزایش یافته است. با افزایش تقاضا جهت استفاده از فناوری های پیشرفته توسط عموم، نیاز به پهنای باند بیشتر در جامعه جهانی حس می شود از این رو توجه به پهنای باند در بسترهای مخابراتی، امری ضروری است. یکی از استراتژی هایی که برای تطبیق با رشد ترافیک داده مورد استفاده قرار می گیرد، شبکه های نوری هست که دانه بندی خوبی را برای تخصیص طیف فراهم می کند و به کاهش اتلاف پهنای باند کمک می کند. اولین نسل از شبکه های نوری، شبکه های WDM هست که به علت نواقص ساختاری، اتلاف پهنای باند در آن مشهود است. در سال های اخیر، استفاده از تکنولوژی OFDM در شبکه های نوری، نسل جدیدی به نام شبکه های نوری الاستیک پدید آورد که به عنوان راه حلی

می تواند از تکنیک های مدولاسیون مناسب با توجه به فاصله گیرنده استفاده کند.

تجمیع و تقسیم بندی پهنای باند، پشتیبانی از نرخ مختلف اطلاعات و انعطاف پذیری در پهنای باند اختصاص داده شده به هر کاربر، از مهم ترین ویژگی های شبکه نوری منعطف می باشند. شبکه های نوری منعطف از طریق ادغام پیوسته پهنای باند کوچک، قابلیت پاسخ تجمیع پهنای باندهای بزرگ را فراهم می سازد و همچنین تقسیم بندی پهنای باند را به منظور ارائه دادن نیازهای متفاوت کاربران فراهم می سازند. در شکل ۱-۱ ویژگی شبکه های نوری منعطف به تصویر کشیده شده است.



شکل ۱. ویژگی های شبکه های نوری منعطف [۳]

برای پاسخ به درخواست های اتصال در شبکه های نوری منعطف دو محدودیت پیوستگی و مجاورت در نظر گرفته می شود. محدودیت پیوستگی، تضمین می کند که در یک لینک از شکاف های مجاور برای پاسخ به درخواست ورودی استفاده شود و محدودیت مجاورت طیف تضمین می کند که شکاف های مورد نظر برای پاسخ به یک درخواست باید در مسیر نوری مربوطه، دارای شناسه های یکسانی باشند. [۴].

افزایش استفاده از فناوری منجر به افزایش مصرف انرژی شده است. لذا موضوع کاهش مصرف انرژی در شبکه های نوری منعطف در سال های اخیر مورد توجه قرار گرفته است. بر اساس پیش بینی ها، اگر هیچ بهبودی در بهره وری انرژی فناوری مورد استفاده در دستگاه های شبکه های ارتباطی حاصل نشود، مقدار توان مصرفی شبکه های ارتباطی ثابت به ۱.۵ TW در سال ۲۰۲۵ افزایش یابد [۵]. از این رو مدیریت توان مصرفی یکی از چالش های مطرح در شبکه های نوری الاستیک است. در شبکه های نوری منعطف روش های مختلفی برای کاهش مصرف انرژی معرفی شده است. به صورت کلی روش هایی که برای کاهش مصرف انرژی در شبکه های نوری منعطف معرفی شده اند به دو دسته تقسیم می شوند. ۱- روش بهینه سازی انرژی که در زمان طراحی شبکه مورد استفاده قرار می گیرند تا انرژی ثابت شبکه را کاهش دهند و ۲- روش آگاه از انرژی که مصرف انرژی شبکه را متناسب با بار شبکه تنظیم نماید و بر به خواب بردن منابع اضافی شبکه تکیه دارد.

یکی دیگر از چالش های مهم در شبکه های نوری الاستیک، تکه تکه شدن طیف (Fragmentation) است. ارائه پویا پهنای باند و آزاد کردن مسیرهای نور باعث ایجاد مشکل تکه تکه شدن پهنای باند می شود و طیفی که پس از پاسخ به مسیر نوری در دسترس قرار می گیرد ممکن است برای ایجاد درخواست های ورودی کافی نباشد [۶]. تکه تکه سازی یک مسئله جدی در شبکه های نوری منعطف نوری هست که با مدیریت مناسب می توان تا حدودی اثرات منفی آن را کاهش داد. در حالت کلی برای مقابله با تکه تکه شدن طیف در شبکه های نوری الاستیک ۲ راهکار وجود دارد. ۱- رویکرد فعال و ۲- رویکرد پیشگیرانه

در این مقاله، الگوریتم ارائه شده در سه گام تدوین شده است: در گام اول تمام مسیرهای موجود بین مبدا و مقصد را پیدا کرده و انرژی مسیرها را محاسبه می کنیم، سپس مسیرها براساس انرژی مرتب می شوند و مسیر با کم ترین انرژی انتخاب می شود. در گام دوم به وسیله متریک طولی مقدار عددی تکه تکه شدن طیف محاسبه و هسته مورد نظر جهت انتقال اطلاعات انتخاب می شود و در گام سوم در هسته انتخاب شده، شکاف ها بر اساس سیاست (SF) Smart-Fit به درخواست تخصیص داده می شوند. در صورتی که در گام سوم شکافی جهت تخصیص پیدا نشود، هسته های دیگر بررسی می شوند و در صورتی که در هیچ یک از هسته ها شکاف های مناسب پیدا نشود، مسیر بعدی آزمایش می شود.

این مقاله به این صورت، سازماندهی شده است که، در بخش دوم کارهای مرتبط آورده شده است و در بخش سوم الگوریتم ارائه شده توضیح داده شده است و در بخش چهارم نتایج شبیه سازی ارائه شده است و در بخش پنجم نتیجه گیری بیان شده است.

۲- کارهای مرتبط

همانطور که در بخش مقدمه گفته شد، مدیریت انرژی، کاهش و مدیریت تکه تکه شدن طیف و نحوه تخصیص طیف، سه چالش مهم در شبکه های نوری منعطف هستند. محققان زیادی به ارائه راهکار برای مقابله با این چالش ها پرداخته اند که برخی از این راهکار ها بر یکی از این چالش ها متمرکز هست و برخی چند چالش را در راهکار خود بررسی کرده اند. در این بخش راهکارهای سایر محققین در زمینه های کاهش مصرف انرژی، تکه تکه شدن پهنای باند به صورت جداگانه مورد بررسی قرار داده شده است.

۲-۱ راهکارهای مقابله با کاهش مصرف انرژی

کاهش مصرف انرژی در شبکه های نوری منعطف از چالش های مهم به شمار می رود. برای کاهش مصرف انرژی در شبکه های نوری منعطف راهکارهای مختلفی توسط محققین ارائه شده است.

لی یو و همکارانش [۱۳]، یک الگوریتم تجمع کارآمد انرژی و همشنوایی ارائه نموده‌اند. در این الگوریتم ابتدا کوتاه‌ترین مسیرهای موجود، بر اساس طول مسیر و میزان بار مسیر مرتب می‌شوند و مسیر مورد نظر انتخاب می‌شود و در صورتی که مسیر مورد نظر از لحاظ تجمع کارآمد انرژی و همشنوایی انتظارات را برآورده کرد. ابتدا تخصیص منابع انجام می‌شود و سپس الگوریتم آگاه از همشنوایی اجرا می‌شود. این الگوریتم به‌طور قابل توجهی مصرف انرژی در شبکه‌های نوری الاستیک مالتی پلکس کننده تقسیم فضا را کاهش می‌دهد و احتمال انسداد بهینه را تضمین می‌کند.

جوی هالدر و همکارانش [۱۴]، یک رویکرد یکپارچه برای طراحی شبکه نوری الاستیک غیر برخط باقابلیت بقا برای به حداقل رساندن مصرف انرژی و نیاز طیف ارائه نموده‌اند. این الگوریتم بازیابی شکست یک لینک را با استفاده از مسیریابی و تخصیص طیف مبتنی بر چندمسیره (RSA) تضمین می‌کند. در این الگوریتم از مدل برنامه‌نویسی خطی صحیح برای مسیریابی و تخصیص طیف بر چند مسیر باقابلیت بقا در شبکه‌های با سایز کوچک و از الگوریتم‌های اکتشافی ژنتیک چندمسیره باقابلیت بقا و حریص چندمسیره باقابلیت بقا، برای شبکه‌های با سایز بزرگ استفاده شده است.

۲-۲ راهکارهای مقابله با تکه‌تکه شدن در شبکه‌های نوری منعطف

تکه‌تکه شدن طیف یکی از چالش‌های بسیار مهم در شبکه‌های نوری منعطف هست. دو عامل اصلی به وجود آمدن پدیده تکه‌تکه شدن در شبکه‌های نوری منعطف، تخصیص پویای طیف و محدودیت‌های پیوستگی می‌باشند. برای ارزیابی تکه‌تکه شدن طیف در شبکه‌های نوری منعطف متریک‌های مختلفی وجود دارد. متریک‌های تکه‌تکه شدن خارجی [۱۵]، آنتروپی [۱۶]، احتمال مسدود شدن دسترسی [۱۷]، FFMA [۱۸]، NPFR [۱۹] و متریک طلایی [۲۰] از جمله متریک‌های هستند که برای ارزیابی تکه‌تکه شدن طیف در شبکه‌های نوری منعطف مورد استفاده قرار می‌گیرند. راهکارهای مقابله با اثرات منفی تکه‌تکه شدن طیف، به راهکارهای فعال و راهکارهای پیشگیرانه تقسیم می‌شود. راهکارهای فعال مبتنی بر یکپارچه سازی هستند در حالی که در راهکارهای پیشگیرانه، ساختار الگوریتم به شکلی است که مقدار تکه‌تکه شدن طیف را به کمترین مقدار برساند.

یکی از راهکارهای پیشگیرانه، راهکارهای مسیریابی طیف و انتخاب هسته (RSCA) است. در این راهکارها با استفاده از یکی از متریک‌های ارزیابی تکه‌تکه شدن طیف، هسته‌ها مرتب می‌شوند و هسته‌ای که مناسب است انتخاب می‌شود. هر چه متریک ارزیابی دقیق تر باشد، نتیجه الگوریتم بهتر خواهد بود. Golden-RSCA یکی از الگوریتم‌های است که در طبقه بندی RSCA قرار می‌گیرد. در این الگوریتم برای مرتب کردن هسته از متریک طلایی استفاده شده است [۲۰].

بلتسیوتی و همکارانش [۷]، یک الگوریتم آگاه از انرژی ارائه دادند که به‌طور انتخابی لینک‌های شبکه را خاموش می‌نماید و مصرف انرژی کل شبکه را کاهش و نرخ مسدود شدن درخواست را در حد مطلوبی برآورده می‌سازد و این الگوریتم تحت ترافیک پویا در مقایسه با یک الگوریتم مسیریابی و تخصیص طیف ناآگاه انرژی به صرفه‌جویی در مصرف انرژی تا ۹ درصد دست می‌یابد.

جوی هالدر و همکارانش [۸]، الگوریتم مسیریابی و تخصیص طیف کارآمد انرژی و طیف را برای شبکه‌های نوری منعطف با تولید دوباره تحت محیط ثابت پیشنهاد می‌کند. در این روش یک مدل مبتنی بر برنامه‌ریزی خطی عدد صحیح دومرحله‌ای برای طراحی مسیریابی و تخصیص طیف باقابلیت بقا مبتنی بر چند مسیر و درعین حال بهینه‌سازی نیاز طیف و مصرف انرژی در شبکه‌های نوری منعطف آفلاین، فرموله شده است.

رن و همکارانش [۹]، یک الگوریتم مبتنی بر تخصیص طیف سطح مسیریابی و مدولاسیون با در نظر گرفتن مصرف انرژی مطرح کرده‌اند. در این الگوریتم، با تطبیق پویا تعداد فرستنده‌های متغیر پهنای باند با توجه به سطح مدولاسیون انتخابی، به صرفه‌جویی در مصرف انرژی دست یافتند.

باندی و همکارانش [۱۰]، الگوریتم کوتاه‌ترین مصرف انرژی مسیریابی تخصیص طیف بر اساس مدولاسیون فاصله تطبیقی را معرفی کرده‌اند. در این الگوریتم مدولاسیون برای هر مسیر نوری بر اساس فاصله بین مبدأ و مقصد تعیین می‌شود. ابتدا انرژی مصرفی برای k-کوتاه‌ترین مسیر محاسبه می‌شود و مسیر با کمترین انرژی انتخاب می‌شود. این الگوریتم بر اساس درخواست‌های اتصال یا افزایش تعداد مسیرهای نوری بین مبدأ و مقصد می‌تواند به‌صورت پویا بین مدولاسیون‌های مختلف سوییچ کند.

جوی هالدر و همکارانش [۱۱]، یک الگوریتم کارآمد انرژی مبتنی بر چند مسیر باقابلیت بقا ارائه نموده‌اند. در این الگوریتم از یک مدل برنامه‌ریزی خطی دومرحله‌ای برای کاهش میزان مصرف انرژی اجزا شبکه استفاده شده است که در آن هر دو محدودیت قابلیت بقا و مصرف انرژی به‌صورت هم‌زمان در نظر گرفته است.

آبکنار و همکارانش [۱۲]، یک الگوریتم آگاه از انرژی مبتنی بر تجمع به نام الگوریتم کمترین انرژی را ارائه نموده‌اند. هدف این الگوریتم ارائه کیفیت خدمات موردنیاز در شبکه‌های نوری منعطف از نظر انرژی کارآمد شبکه و احتمال مسدود شدن درخواست است. در این الگوریتم درخواست‌ها به دودسته، درخواست با اولویت بالا و درخواست با اولویت پایین تقسیم می‌شوند و مکانیزم‌های تکه‌تکه شدن و فشرده‌سازی روی درخواست‌ها با اولویت پایین اجرا می‌شوند تا احتمال مسدود شدن درخواست‌ها با اولویت بالا را کاهش دهد.


۲-۳ سیاست های تخصیص طیف

سیاست های تخصیص طیف یکی از موضوعاتی هست که در شبکه های نوری منعطف، جهت نیل به اهداف مختلف، مطرح شده است. محققان سیاست های متفاوتی را پیشنهاد دادند که هر یک پارامتر خاصی از شبکه را مد نظر گرفته و بر اساس بهبود آن پارامتر، به تخصیص شکاف می پردازد.

سیاست first-fit [۳] سیاستی است که اولین مکان مناسب برای درخواست را به عنوان مکان مناسب انتخاب می کند. سیاست last-fit [۳] سیاستی است که اولین مکان مناسب برای درخواست را به عنوان مکان مناسب انتخاب می کند.

سیاست Best-fit [۲۱] سیاستی بود که در سال ۲۰۱۶ میلادی توسط خانم آبکنار و همکارش ارائه شد. ایا سیاست با در نظر گرفتن کاهش تکهتکه شدن پهنای باند، شکاف های مناسب را انتخاب میکند.

سیاست SF [۲۲] سیاست تخصیص دیگری هست که به صورت کاملاً هوشمند، به نحوی شکاف ها را تقاضاهای ورودی تخصیص میدهد که مقدار عددی تکه تکه شدن طیف به حداقل می رسد.



شکل ۲. فلوچارت الگوریتم پیشنهادی

۳-۱ مدل کردن انرژی

گام اول الگوریتم مرتب کردن همه مسیرهای موجود بین مبدأ و مقصد براساس میزان انرژی مصرفی آن مسیر می باشد. در این پژوهش انرژی محاسبه شده در یک مسیر نوری از رابطه زیر بدست می آید:

$$P_{path_i} = \sum P_S^R + \sum P_S^T + \sum P_D^R + \sum P_D^T + \sum P_S^R + \sum P_{OA} \quad (۱)$$

که در آن $\sum P_S^R$ انرژی مصرفی فرستنده ها در گره مبدأ، $\sum P_S^T$ انرژی مصرفی فرستنده ها در گره مبدأ، $\sum P_D^T$ انرژی مصرفی فرستنده ها در گره مقصد، $\sum P_D^R$ انرژی مصرفی فرستنده ها در گره مقصد، $\sum P_{OA}$ انرژی مصرفی آمپلی فایرهای موجود در مسیر نوری با گره مبدأ و گره مقصد می باشد.


۳-۲ مدل کردن تکه تکه شدن طیف

متریک طلایی، متریکی هست که در سال ۲۰۲۲ برای تخمین مقدار تکه تکه طیف در هسته / لینک/ مسیر معرفی گردید. در این متریک مقدار تکه تکه شدن در هر هسته/لینک/مسیر بر اساس دو بعد محاسبه می شود. یک بعد بر اساس شکافهایی است که می توان در تخصیص های آینده استفاده کرد و بعد دیگر بر اساس شکافهایی است که نمی توان در تخصیص های آینده استفاده کرد [۲۰]. در R^{EF} در گام اول مسیر مشخص می شود و در گام دوم با استفاده

۳- ارائه الگوریتم پیشنهادی

در این قسمت، یک الگوریتم تخصیص طیف و مسیریابی (R^{EF}) با در نظر گرفتن مقدار انرژی مصرفی و تکه تکه شدن پهنای باند ارائه می شود. روش مسیریابی و تخصیص طیف و تکه تکه شدن طیف، سه پارامتری هستند که به طورمستقیم بر میزان مسدودی درخواست تاثیر می گذارد. از طرفی دیگر، انرژی مصرفی شاخص بسیار مهمی در بررسی و مطالعه شبکه های نوری است.

در الگوریتم R^{EF} که فلوچارت آن در شکل ۲ آورده شده است، در گام نخست، تمام مسیرهای ممکن بین مبدأ و مقصد بررسی شده و انرژی تمام مسیرها محاسبه می شود و سپس براساس انرژی همه مسیرها مرتب می شود و در ابتدا مسیری با کم ترین انرژی انتخاب می شود. در گام دوم در مسیر منتخب، میزان تکه تکه شدن در هسته ها براساس متریک طلایی محاسبه می شود و هسته ای که کمترین تاثیر در تکه تکه شدن پهنای باند را دارد برای تخصیص انتخاب می شود. در گام آخر در هسته ی انتخابی، شکاف های که اندازه آنها بزرگتر از مقدار شکاف درخواستی می باشند بررسی شده و شکافی که از نظر سیاست SF مناسب باشد، انتخاب می شود. در صورتی که شکاف مناسب جهت تخصیص درخواست پیدا نشد هسته های دیگر بررسی می شود و اگر پس از بررسی تمام هسته ها، شکاف مناسب پیدا نشود، مسیر دیگری مورد آزمایش قرار می گیرد و در صورتی که پس از بررسی همه



شکل ۳. ساختار NSFNET

آزمایش‌ها در ترافیک‌های ۱۹۰۰-۲۳۵۰ انجام شده است. محدوده درخواست‌های ورودی بر اساس توزیع یکنواخت [۵-۱۵] و زمان اعتبار هر درخواست ۵۰ ثانیه در نظر گرفته شده است. در این بخش، الگوریتم پیشنهادی با الگوریتم مطرح شده در مرجع [۱۳] با نام EEG-HCS مقایسه شده است.

مهمترین معیار در بررسی و مقایسه الگوریتم‌های تخصیص طیف در شبکه‌های نوری، بررسی نرخ مسدودی درخواست‌های ورودی و بررسی نرخ مسدودی پهنای باند است. از این رو در این قسمت، نرخ مسدودی پهنای باند و نرخ مسدودی درخواست‌های ورودی در الگوریتم پیشنهادی و الگوریتم EEG-HCS به ترتیب در تصاویر ۴ و ۵ نشان داده شده است. همانطور که در تصاویر ۴ و ۵ مشاهده می‌شود نرخ مسدودی پهنای باند و نرخ مسدودی درخواست‌های ورودی در الگوریتم پیشنهادی نسبت به الگوریتم EEG-HCS کاهش چشمگیری داشته است به طوری که نرخ مسدودی پهنای باند در الگوریتم پیشنهادی نسبت به الگوریتم EEG-HCS در ترافیک ۲۱۵۰، به میزان ۹ درصد بهبود یافته است همچنین نرخ مسدودی تقاضا در ترافیک ۲۳۵۰، به میزان ۸ درصد بهبود یافته است.

بهبود پارامترهای فوق بعلا استفاده از متریک قوی Golden metric و همچنین سیاست SF و دسته بندی کاربردی هسته ها در الگوریتم پیشنهادی می باشد.

از گلدن متریک، هسته‌های مسیر انتخاب شده، مرتب می‌شوند. هسته‌ای که مقدار تکه تکه شدن، کمتری داشته باشد، اولین انتخاب هست. در صورتی در این هسته امکان تخصیص وجود نداشته باشد، هسته بعدی انتخاب می‌شود. همه مراحل R²EF را میتوان در الگوریتم ۱ به صورت شبه کد مشاهده کرد:

Inputs

S: number of all paths between source and destination
 Path_i: The *i*th path between the source and destination
 b: Number of FSs required by the new connection
 C: the core number on which the connection must be setup

Output:

free blocks for a given connection request are found

```

1- counter = 0
2- sort all paths between source and destination based on energy
   //the path with the lowest energy is the first path)
3- For i=1 to S // scan all paths between source and destination
4-   sort all cores in pathi based on fragmentation value //using
   the Golden metric
5-   For j=1 to C // for each core in path
6-     Scan all gaps based on Smart-fit
7-     If (there is a suitable gap)
8-       Counter=1
9-       Allocate the appropriate slot to the input request
10-      break
11-     End If
12-   End For
13-   If (counter=1)
14-     break
15-   End If
16- End For
17- If (counter=0)
18-   Block request
19- End If
    
```

الگوریتم ۱. شبه کد R²EF


۴- نتایج آزمایشگاهی

برای شبیه سازی این الگوریتم از برنامه OPNET استفاده شده است. تعداد شکاف‌ها در هر هسته برابر با ۴۰۰ شکاف می‌باشد. تعداد درخواست‌های ورودی به شبکه در هر آزمایش یک میلیون در نظر گرفته شده است و برای هر ترافیک ۱۵ آزمایش انجام گردید و میانگین آنها به عنوان مقدار نهایی در نظر گرفته شده است. در این پژوهش از ساختارهای NSFNET (شکل ۳) جهت بررسی نتایج استفاده شده است.


امروزه از شبکه های نوری منعطف در صنعت 5G و 6G به عنوان کانال ارتباطی در دیتاسنترها استفاده می شود. یکی دیگر از کاربردهای این مقاله و نمونه های مشابه این مقاله، استفاده در هوانوردی است. صنعت هوانوردی جهت ارتباط با مراکز پردازش داده، نیاز به کانال ارتباطی پرسرعت با پهنای باند بالا دارد که این نیاز می تواند به وسیله کانال منعطف نوری برطرف شود.

مراجع:

- [۱] L. Gong and Z. Zhu, "Virtual optical network embedding (VONE) over elastic optical networks," *Journal of Lightwave Technology*, vol. ۳۲, no. ۳, pp. ۴۵۰-۴۶۰, ۲۰۱۳. DOI: ۱۰.۱۱۰۹/JLT.۲۰۱۳.۲۹۴۳۸۹
- [۲] W. Wei, H. Gu, K. Wang, X. Yu, and X. Liu, "Improving cloud-based IoT services through virtual network embedding in elastic optical inter-DC networks," *IEEE Internet of Things Journal*, vol. ۶, no. ۱, pp. ۹۸۶-۹۹۶, ۲۰۱۸. DOI: ۱۰.۱۱۰۹/JIOT.۲۰۱۸.۲۸۶۶۰۰۴
- [۳] B. C. Chatterjee, S. Ba, and E. Oki, "Fragmentation problems and management approaches in elastic optical networks: A survey," *IEEE Communications Surveys & Tutorials*, vol. ۲۰, no. ۱, pp. ۱۸۳-۲۱۰, ۲۰۱۷. DOI: ۱۰.۱۱۰۹/COMST.۲۰۱۷.۲۷۶۹۱۰۲
- [۴] J. Yuan et al., "A constrained-lower-indexed-block spectrum assignment policy in elastic optical networks," *Optical Switching and Networking*, vol. ۳۳, pp. ۲۵-۳۳, ۲۰۱۹. DOI: <https://doi.org/10.1016/j.osn.2019.03.001>
- [۵] M. Aibin, J. Gotengco, J. Tran, J. Soukhamroeun, C. Vinchoff, and N. Chung, "Energy Consumption Reduction of the Survivable Spectrally-Spatially Flexible Optical Networks," in *2020 22nd International Conference on Transparent Optical Networks (ICTON)*, ۲۰۲۰, pp. ۱-۴. IEEE. DOI: ۱۰.۱۱۰۹/ICTON.۲۰۲۰.۹۲۰۳۰۷۵
- [۶] E. Rodrigues, H. M. D. S. Oliveira, and N. L. Da Fonseca, "Crosstalk and fragmentation-aware algorithm for space-division multiplexing elastic optical networks," in *2021 IEEE Latin-American Conference on Communications (LATINCOM)*, ۲۰۲۱, pp. ۱-۶. IEEE. DOI: ۱۰.۱۱۰۹/LATINCOM.۲۰۲۱.۹۶۴۷۸۴۵
- [۷] G. A. Beletsiti et al., "Power-aware Algorithms for Energy-efficient Elastic Optical Backbone and Metro Networks," in *ICETE (I)*, ۲۰۱۹, pp. ۶۹-۷۶. DOI: ۱۰.۵۲۲۰/۰۰۰۷۹۲۵۰۰۰۶۳۰۰۷۰
- [۸] J. Halder, T. Acharya, M. Chatterjee, and U. Bhattacharya, "ES-RSM-RSA: A novel energy and spectrum efficient regenerator aware multipath based survivable RSA in offline EON," *IEEE Transactions on Green Communications and Networking*, vol. ۵, no. ۳, pp. ۱۴۵۱-۱۴۶۶, ۲۰۲۱. DOI: ۱۰.۱۱۰۹/TGCN.۲۰۲۱.۳۰۷۵۶۱۶
- [۹] R. Ren, W. Hou, L. Guo, Y. Liu, J. Wu, and Y. Yang, "Spectrum and energy-efficient survivable routing algorithm in elastic optical network," *Optik*, vol. ۱۲۷, no. ۲۰, pp. ۸۷۹۵-۸۸۰۶, ۲۰۱۶. DOI: <https://doi.org/10.1016/j.ijleo.۲۰۱۶.۰۶.۰۸۸>
- [۱۰] S. Y. Bandiri, R. M. Braga, T. C. Pimenta, and D. H. Spadoti, "Energy consumption improvement based on distance adaptive modulation in elastic optical network," in *2017 International Caribbean Conference on Devices, Circuits and Systems (ICCDACS)*, ۲۰۱۷, pp. ۲۹-۳۲. IEEE. DOI: ۱۰.۱۱۰۹/ICCDACS.۲۰۱۷.۷۹۵۹۷۰۲



شکل ۴. مقایسه بر اساس نرخ پهنای باند مسدودی در ساختار NSFNET



شکل ۵. مقایسه بر اساس نرخ تقاضا مسدودی در ساختار NSFNET

۵- نتیجه گیری

مصرف انرژی و تکه تکه شدن پهنای باند دو موضوع مهم در شبکه های نوری منعطف است از این رو در این پژوهش، یک الگوریتم کاهش مصرف انرژی و کاهش تکه تکه شدن پهنای باند و تخصیص طیف در شبکه های نوری منعطف ارائه شده است. نتایج شبیه سازی نشان می دهد که این الگوریتم به میزان قابل توجهی، انسداد درخواست و انسداد پهنای باند را کاهش می دهد. همچنین این الگوریتم کاهش مصرف انرژی را در شبکه مد نظر دارد.

Communications, pp. ۱-۱۷, ۲۰۲۳.
https://doi.org/۱۰.۱۰۰۷/s۱۱۱۰۷-۰۲۳-۰۱۰۰۲-۳

- [۱۱] J. Halder, S. Das, S. Paira, M. Chatterjee, and U. Bhattacharya, "A multipath-based survivability scheme in energy-efficient EON," *IEEE Communications Letters*, vol. ۲۲, no. ۱۰, pp. ۲۰۲۴-۲۰۲۷, ۲۰۱۸. DOI: ۱۰.۱۱۰۹/LCOMM.۲۰۱۸.۲۸۰۹۹۳۴
- [۱۲] F. Shirin Abkenar and A. G. Rahbar, "The energy minimization algorithm for elastic optical networks," *Photonic Network Communications*, vol. ۴۶, pp. ۱۵-۲۶, ۲۰۲۱. DOI: https://doi.org/۱۰.۱۰۰۷/s۱۱۱۰۷-۰۲۱-۰۰۹۳۹-۷
- [۱۳] H. Liu, Q. Xiong, and Y. Chen, "Routing core and spectrum allocation algorithm for inter-core crosstalk and energy efficiency in space division multiplexing elastic optical networks," *IEEE Access*, vol. ۸, pp. ۷۰۴۵۳-۷۰۴۶۴, ۲۰۲۰. DOI: ۱۰.۱۱۰۹/ACCESS.۲۰۲۰.۲۹۸۵۴۲۲
- [۱۴] J. Halder, T. Acharya, M. Chatterjee, and U. Bhattacharya, "On spectrum and energy efficient survivable multipath routing in off-line elastic optical network," *Computer Communications*, vol. ۱۶۰, pp. ۳۷۵-۳۸۷, ۲۰۲۰. DOI: https://doi.org/۱۰.۱۰۱۶/j.comcom.۲۰۲۰.۰۶.۰۱۸
- [۱۵] M. S. Johnstone and P. R. Wilson, "The memory fragmentation problem: Solved?," *ACM Sigplan Notices*, vol. ۳۴, no. ۳, pp. ۲۶-۳۶, ۱۹۹۸. DOI: ۱۰.۱۱۴۵/۳۰۱۵۸۹.۲۸۶۸۶۴
- [۱۶] R. R. Coifman and M. V. Wickerhauser, "Entropy-based algorithms for best basis selection," *IEEE Transactions on information theory*, vol. ۳۸, no. ۲, pp. ۷۱۳-۷۱۸, ۱۹۹۲. DOI: ۱۰.۱۱۰۹/۱۸.۱۱۹۷۳۲
- [۱۷] D. Amar, E. Le Rouzic, N. Brochier, J.-L. Auge, C. Lepers, and N. Perrot, "Spectrum fragmentation issue in flexible optical networks: analysis and good practices," *Photonic Network Communications*, vol. ۲۹, pp. ۲۳۰-۲۴۳, ۲۰۱۵. DOI: https://doi.org/۱۰.۱۰۰۷/s۱۱۱۰۷-۰۱۵-۰۴۸۷-۱
- [۱۸] F. Yousefi and A. G. Rahbar, "Novel fragmentation-aware algorithms for multipath routing and spectrum assignment in elastic optical networks-space division multiplexing (EON-SDM)," *Optical Fiber Technology*, vol. ۴۶, pp. ۲۸۷-۲۹۶, ۲۰۱۸. DOI: https://doi.org/۱۰.۱۰۱۶/j.yofte.۲۰۱۸.۱۱.۰۰۲
- [۱۹] M. Jafari-Beyrami, A. G. Rahbar, and S. Hosseini, "On-demand fragmentation-aware spectrum allocation in space division multiplexed elastic optical networks with minimized crosstalk and multipath routing," *Computer Networks*, vol. ۱۸۱, p. ۱۰۷۵۳۱, ۲۰۲۰. DOI: https://doi.org/۱۰.۱۰۱۶/j.comnet.۲۰۲۰.۱۰۷۵۳۱
- [۲۰] Y. Khorasani, A. G. Rahbar, and M. Jafari-Beyrami, "A novel two-dimensional metric for fragmentation evaluation in elastic optical networks," *Computer Networks*, vol. ۲۱۶, p. ۱۰۹۲۷۵, ۲۰۲۲. DOI: https://doi.org/۱۰.۱۰۱۶/j.comnet.۲۰۲۲.۱۰۹۲۷۵
- [۲۱] F. S. Abkenar, A. G. Rahbar, and A. Ebrahimzadeh, "Best fit (bf): A new spectrum allocation mechanism in elastic optical networks (eons)," in *2016 8th International Symposium on Telecommunications (IST)*, ۲۰۱۶, pp. ۲۴-۲۹: IEEE. DOI: ۱۰.۱۱۰۹/ISTEL.۲۰۱۶.۷۸۸۱۷۷۵
- [۲۲] Y. Khorasani, A. Ghaffarpour Rahbar, and M. Jafari-Beyrami, "Fragmentation management to reduce bandwidth wastage in SDM-EON networks," *Photonic Network*



Active noise control using adaptive filters, implemented in a single-channel duct and a multi-channel cockpit

Ebrahim Shafiei^{1*}, Mehdi Abdollahpour¹, Behrang Hadian Siahkalmahaleh¹

¹ Department of Electrical and Electronics Engineering, Shahid Sattari Aeronautical University of science and Technology, Tehran, Iran

* shafiee@ssau.ac.ir

(Received times: 1402/Feb/10, Accept time: 1402/Sep/10)

Abstract

Nowadays, the elimination of noise pollution in sensitive locations such as cockpits and navigation rooms has become particularly important. Approaches exist for real-time active noise cancellation, which is realized using adaptive filters. Therefore, this paper first examines the principles of adaptive filters and introduces a number of widely-used algorithms in active noise cancellation systems, simulating the behavior of each algorithm in MATLAB software. Then, it discusses the principles of the active noise cancellation system in a duct (single-channel) and in the cockpit (multi-channel). One of the most important parts of this section is determining the transfer function of the desired acoustic environment, which is achieved through practical experiments. The simulation results of the mentioned system in MATLAB software clearly show that the multi-channel system can reduce single-tone acoustic noise by approximately 10 dB, and the single-channel system by about 5 dB.

Keyword:



کنترل فعال نویز در یک مجرا (تک کاناله) و در کابین خلبان (چند کاناله) با استفاده از فیلترهای تطبیقی

ابراهیم شفیعی^{*}، مهدی عبداله‌پور^۱، بهرنگ هادیان سیاهکل محله^۱^۱ دانشکده مهندسی برق و الکترونیک، دانشگاه علوم و فنون شهید ستاری، تهران، ایران
shafiee@ssau.ac.ir *

(تاریخ ارسال مقاله: ۱۴۰۲/۱۱/۲۱ تاریخ پذیرش مقاله: ۱۴۰۳/۰۶/۲۷)

چکیده

واژگان کلیدی

امروزه حذف آلودگی صوتی در مکان‌های حساس مثل کابین خلبان و ناوبر، اهمیت ویژه‌ای پیدا کرده است. رویکردهایی برای حذف بلادرنگ نویز به روش فعال وجود دارد اما این امر با استفاده از فیلترهای وفقی تحقق پذیرفته است. لذا در این مقاله ابتدا به بررسی اصول فیلترهای وفقی و معرفی تعدادی از الگوریتم‌های پرکاربرد در سیستم حذف فعال نویز و شبیه‌سازی رفتار هر الگوریتم در نرم‌افزار متلب می‌پردازیم. سپس اصول سیستم حذف فعال نویز در یک مجرا (تک کاناله) و در کابین خلبان (چند کاناله) را مورد بحث قرار می‌دهیم. یکی از مهم‌ترین بخش‌های این قسمت تعیین تابع تبدیل محیط آکوستیکی موردنظری باشد که با استفاده از آزمایش‌های عملی محقق می‌شود. نتایج شبیه‌سازی سیستم یادشده در نرم‌افزار متلب به خوبی نشان می‌دهد که سیستم چندکاناله قادر است نویز صوتی تک تَن را در حدود ۱۰ dB و سیستم تک کاناله چیزی در حدود ۵ dB کاهش دهد.

کنترل فعال نویز
فیلترهای وفقی
سیستم حذف فعال نویز
حذف نویز تک کاناله
حذف نویز چند کاناله


به‌طور کلی کاهش اثر نویز آکو استیکی به دو روش، صورت می‌پذیرد: ۱-
روش فعال ۲- روش غیرفعال

روش غیرفعال: در این روش با استفاده از مواد جاذب امواج و عایق‌های صوتی، نویز آکو استیکی را تا حدودی کاهش می‌دهیم. این روش معایبی از قبیل کارایی کم در فرکانس‌های پایین [۲]، حجم زیاد عایق‌های صوتی، گران بودن عایق‌های صوتی [۳]، محدودیت‌های اجرایی و محدودیت‌های مکانیکی دارد.

لذا به همین دلیل و با پیشرفت تکنولوژی و تحقیقات در این زمینه، روش کنترل فعال نویز به شکل قابل قبول و مؤثری برای کاهش نویز آکو استیکی در مکان‌های حساس از قبیل کابین خلبان تبدیل گردید. این روش‌ها به عنوان یک نوع جایگزین مناسب برای روش‌های سنتی مانند

۱- مقدمه

آلودگی صوتی یکی از آثار استفاده از هواپیما در دنیای امروزی است. نویزهای آکو استیکی تولید شده از موتور جت یا توربوفن موجود نه تنها تأثیر مستقیمی بر شنوایی افراد می‌گذارند بلکه باعث کاهش بازدهی آن‌ها، بیماری‌های جسمی از قبیل فشارخون و افسردگی می‌شود. شاید در نگاه اول به نظر برسد که مسئله آلودگی صوتی نسبت به آلودگی محیط به مواد آلوده کننده، از اهمیت کمتری برخوردار است اما امروزه مسئله آلودگی صوتی در محیط‌های حساس مانند کابین خلبان و ناوبر مورد توجه بیشتری قرار گرفته است. منابع اصلی آلودگی صوتی برای خلبان عبارتند از: صدای نا‌شی از موتورهای جت، و سایل زمینی فرودگاه و توربین‌ها و ملخ‌های هواپیما است [۱].



شکل (۱) ساختار یک فیلتر و فقی دیجیتال

نکته‌ی مهم دیگر این است که تمام مباحث مربوط به الگوریتم LMS بر مبنای ایستادن بودن ورودی استوار می‌باشد. در صورتیکه ورودی غیر ایستادن باشد، یعنی خواص آماری آن بازمان تغییر کند، هرگز به نقطه بهینه نخواهیم رسید، بلکه در حوالی آن قرار خواهیم گرفت (مطابق نتایج بخش شبیه‌سازی). زیرا در این حالت شکل سطح عملکرد ثابت نمی‌باشد و مرتباً کاهش عملکرد یا به عبارتی مقدار مینیمم سطح عملکرد با زمان تغییر می‌کند [۸]. اگر تغییرات آماری ورودی بسیار سریع باشد، باید سرعت الگوریتم به نحوی باشد که بتواند آن را تعقیب کند [۹].

فیلترهای و فقی دارای چهار ساختار کاربردی می‌باشند [۱۰ و ۱۱]:

(۱) پیشگویی (۲) شناسایی سیستم (۳) فیلتر بندی معکوس (۴) حذف نویز که به جهت جلوگیری از تکرار مکررات، از توصیف و شرح نحوه عملکرد هریک از کاربردها امتناع می‌گردد.

الگوریتم‌های و فقی: الگوریتم‌های و فقی روش‌هایی هستند که بر اساس آن‌ها می‌توان ضرایب فیلتر و فقی را به گونه‌ای تغییر داد که خروجی مطلوب حاصل گردد (مطابق شکل ۲). درواقع الگوریتم مشخص می‌کند که ضرایب مدل چه مقدار و در چه جهتی باید تغییر کنند تا در نهایت سیستم و فقی بتواند معیار مشخص شده را تأمین نماید.

برای تنظیم ضرایب فیلتر و فقی معمولاً معیار متوسط مربع خطا (MSE) را به کار می‌برند، یعنی ضرایب را به گونه‌ای تغییر می‌دهند که MSE مینیمم گردد. برای این کار الگوریتم‌های متعددی مطرح شده‌اند. آنچه در هر الگوریتم دنبال می‌شود، محاسبه‌ی بردار ضرایب است. به عبارت دیگر می‌توان گفت، در هر الگوریتم، مقصود محاسبه‌ی بردار وزن بهینه است که آن را با W یا W_{opt} نشان می‌دهند به گونه‌ای که معیار MSE را مینیمم کند.

خلاصه‌ای از الگوریتم LMS [۱۰، ۱۲]: این الگوریتم که پرکاربردترین و پلایه‌ای‌ترین الگوریتم تطبیقی است، به کرات در مقالات مختلف علمی در مورد آن بحث شده است، لذا در این قسمت روابط مهم آن به طور خلاصه ذکر می‌شود.

استفاده از مواد جاذب صوتی شناخته شده‌اند. زیرا علاوه بر کاهش نویز، باعث حفظ کارایی و عملکرد سیستم‌های حساس می‌شوند.

مزایای کنترل نویز به روش فعال [۴]: این سیستم قادر به حذف نویز در محدوده فرکانس سی و سیعی می‌باشد و همچنین این سیستم قابلیت خودتنظیمی دارد بدین معنا که اگر تغییری در پارامترهای فیزیکی از قبیل درجه حرارت و سرعت جریان هوا ایجاد شود، سیستم برای رسیدن به وضعیت مطلوب (حداقل خطا) قادر به تنظیم خود می‌باشد. البته بزرگ‌ترین مزیت موجود در روش فعال این است که برخلاف روش غیرفعال می‌توان نویز را در یک فضای کوچک و بخصوص در فرکانس‌های زیر ۵۰۰ هرتز کاهش داد [۳، ۵ و ۶].

۲- اصول فیلترهای و فقی


سیستم‌های کنترل فعال نویز^۱ معمولاً به علت تغییرات سیستم آکوستیکی، شرایط محیطی و تغییر رفتار سنسورها و محرک‌ها در اثر مداومت کاری، سیستم‌های متغیر با زمان می‌باشند [۷]. همچنین در بسیاری از کاربردهای کنترل فعال، نویز اولیه ثابت نبوده و در نتیجه کنترلر باید به گونه‌ای تطبیق داده شود که بتواند تغییرات در مشخصات نویز اولیه را ردگیری نماید [۷]. در مجموع می‌توان بیان داشت که کنترل فعال نویز به صورت کاملاً تطبیقی مورد نیاز می‌باشد تا عمل شناسایی و کنترل به صورت هم‌زمان انجام پذیرد. به همین دلیل در این پژوهش برای حذف فعال نویز کابین خلجان از فیلترهای و فقی^۲ استفاده می‌گردد.

یک فیلتر دیجیتالی و فقی شامل دو قسمت می‌باشد:

(۱) بخش فیلتر دیجیتالی

(۲) الگوریتم و فقی به منظور بهینه‌سازی ضرایب فیلتر

نمای کلی از فیلترهای و فقی در شکل ۱ نشان داده شده است که در آن $d(k)$ پاسخ دلخواه (یا سیگنال ورودی اولیه)، $y(k)$ خروجی فیلتر، $x(k)$ سیگنال ورودی مرجع و $e(k)$ سیگنال خطای سیستم می‌باشد. همچنین فرض می‌کنیم $d(k)$ و $x(k)$ از لحاظ آماری ایستا باشند. الگوریتم و فقی ضرایب فیلتر دیجیتالی را با کمینه کردن تابع سطح خطا (MSE) تنظیم می‌نماید.



شکل (۳) ساختار فیلتر تطبیقی Transversal

$\hat{d}(n)$: برآیند سیگنال مطلوب داده شده توسط

$$\hat{d}(n) = w^H(n)x(n)$$

از آن جاییکه:

$$x(n) = [x(n), x(n-1), \dots, x(n-M+1)]^T \quad (7)$$

و

$$w(n) = [w_0(n), w_1(n), \dots, w_{M-1}(n)]^T \quad (8)$$

که بردار وزن فیلتر در زمان n است. بنابراین:

$$e(n) = d(n) - \hat{d}(n) = d(n) - w^H(n)x(n) \quad (9)$$

پس MSE در زمان n می شود:

$$J(n) = E\{|e(n)|^2\} = \sigma_d^2 - w^H(n)p - p^H w(n) + w^H(n)Rw(n) \quad (10)$$

در رابطه آورده شده:

واریانس سیگنال مطلوب: σ_d^2

P : همبستگی بین $x(n)$ و $d(n)$

R : ماتریس همبستگی $x(n)$

زمانی که $W(n)$ روی راه حل وینر (بهینه) تنظیم شود پس داریم:

$$w(n) = w_* = R^{-1}p \quad (11)$$

و معادله بروز رسانی ضرایب به فرم زیر می شود:


$$w(n+1) = w(n) + \mu(p - Rw(n)) \quad (12)$$

$$J(n) = J_{\min} + (w(n) - R^{-1}p)^T R (w(n) - R^{-1}p) \quad (13)$$

۳-۱ اصول سیستم حذف فعال نویز یک مجرا (تک کاناله)

همانطور که در شکل ۱۰ مشاهده می نمایید، سیستم های کنترل فعال

نویز آکوستیکی را می توان به دودسته زیر تقسیم بندی کرد:

شکل (۲) نمایش سیستم وقتی با ورودی x

برداری وزن: $w(n)$

برداری نمونه های ورودی: $x(n)$

خروجی مطلوب: $d(n)$

خروجی فیلتر: $y(n)$

برداری به روز رسانی ضرایب: $w(n+1)$

خروجی فیلتر:

$$y(n) = w^T(n)x(n) \quad (1)$$

تخمین خطا:

$$e(n) = d(n) - y(n) \quad (2)$$

به روز رسانی ضرایب:

$$w(n+1) = w(n) + \mu e(n)x(n) \quad (3)$$

خلاصه ای از الگوریتم Sing [۱۳]: این الگوریتم از LMS معمولی به دست می آید، به نحوی که به جای $e(n)$ ، علامت آن جایگزین می شود. این تفاوت منجر به تغییر معادله به روز رسانی ضرایب به فرم زیر می شود:

$$w(n+1) = w(n) + \mu \text{sign}(e(n))x(n) \quad (4)$$


خلاصه ای از الگوریتم Signed-Regressor [۱۳]: این الگوریتم از LMS معمولی به دست می آید، با این تفاوت که به جای بردار ورودی $x(n)$ ، علامت برداری $x(n)$ جایگزین می شود. به نحوی که در آن تابع علامت به بردار $x(n)$ به صورت عدد صر به عدد صر اعمال می شود. این تفاوت منجر به تغییر معادله به روز رسانی ضرایب به فرم زیر می شود:

$$w(n+1) = w(n) + \mu e(n)\text{sign}(x(n)) \quad (5)$$

خلاصه ای از الگوریتم Sing-Sign [۱۳]: همان طور که از نام آن می توان فهمید، ترکیبی از الگوریتم Sign و الگوریتم Signed-Regressor که منجر به نتایج زیر می شود:


$$w(n+1) = w(n) + \mu \text{sign}(e(n))\text{sign}(x(n)) \quad (6)$$

خلاصه ای از الگوریتم Steppest-Descent: الگوریتم شیب دارترین فرود، یک روش قدیمی و قطعی است که اساس آن روش های مبتنی بر گرادینان تصادفی است و انطباق آن در جهت منفی گرادینان می باشد.



شکل (۵) سیستم حذف فعال نویزهای باند پهن

(۲) نویزهای بلند باریک^۴: برای حذف نویزهای بلند باریک، تکنیک‌های فعالی ابداع شده است که کاربردهای بسیاری دارند. در این تکنیک‌ها به جای استفاده از یک میکروفن ورودی از یک سرعت سنج چرخش سیگنال^۵ استفاده می‌شود این سرعت سنج سیگنالی متناسب با سرعت چرخش یک مفصل تولید می‌کند که برای به دست آوردن فرکانس موج اولیه منبع نویز، استفاده می‌شود. زیرا تمامی نویزهای پریودیک، به وسیله ماشین‌های دوار که فرکانس چرخش ثابت دارند، ایجاد می‌شوند (شکل ۶).



شکل (۶) سیستم حذف فعال نویزهای باند باریک

۳-۱- نحوه عملکرد سیستم حذف فعال نویز تک کاناله پیشخور


بخش‌های اصلی یک سیستم ANC تک کاناله پیشخور عبارتند از:
(۱) میکروفن مرجع: نویز حاصل از منبع نویز را در ابتدای لوله گرفته و برای پردازش، به الگوریتم ANC می‌دهد.
(۲) بلندگوی حذف‌کننده: سیگنال حذف‌کننده را در لوله پخش می‌کند.

(۱) سیستم کنترل فعال نویز پیشخور^۱


(۲) سیستم کنترل فعال نویز پسخور^۲

در سیستم‌های ANC با کنترل پیشخور از دو سنسور برای اندازه‌گیری نویز اولیه (یا سیگنال مرجع) و سیگنال خطای باقیمانده استفاده می‌شود. در کاربردهایی که سیگنال مرجع در دسترس نمی‌باشد می‌توان از سیستم‌های ANC با کنترل پس‌خور استفاده کرد که فقط از یک سنسور جهت اندازه‌گیری سیگنال خطا استفاده می‌کند.

شکل ۱۲ نمایش دیاگرام بلوکی سیستم‌های کنترل فعال نویز پیش‌خور و پس‌خور است.



(الف)



(ب)

شکل (۴) الف- سیستم کنترل فعال نویز پیشخور ب- سیستم کنترل فعال نویز پسخور

در این سیستم‌ها با دو نوع نویز، سروکار داریم:

(۱) نویزهای باند پهن^۳: برای حذف این گونه نویزها، نیاز به شناخت منبع نویز داریم تا بتوان سیگنال حذف‌کننده‌ی بهتری تولید کرد. نویز اولیه اندازه‌گیری شده به عنوان اطلاعات ورودی به الگوریتم وقتی وارد می‌شود، اگر اندازه و فاز نویز به درستی به وسیله کنترل‌کننده‌ی دیجیتال مدلسازی شود، نویز اولیه به وسیله صدای تولید شده به کمک بلندگوی حذف‌کننده کاملاً خنثی می‌شود (شکل ۵).

۴. Narrowband

۵. Tachometer Signal

۱. Feedforward

۲. Feedback

۳. Broadband

از آن جای که $E(z)$ معرف سیگنال خطا و $x(z)$ سیگنال ورودی و $y(z)$ معرف خروجی فیلتر وفقی^۱ است. در حالت ایده آل بعد از همگرایی فیلتر وفقی، $E(z)$ برابر صفر خواهد شد، پس:

$$W(z) = -P(z) \rightarrow y(n) = -d(n) \quad (15)$$

در نتیجه خروجی فیلتر وفقی $(y(n))$ ، دارای همان دامنه ولی با ۱۸۰ درجه اختلاف فاز^۱ است. هنگامی که $d(n)$ و $y(n)$ به طور آکو ستیکی با همدیگر ترکیب می شوند، خطا صفر می شود. پس هر دو صدا همدیگر را خنثی می کنند.

همانطوریکه در شکل ۷ م مشاهده می شود، سیگنال آکو ستیکی حذف کننده به وسیله یک سیگنال الکتریکی که تحریک کننده یک بلندگو می باشد، ایجاد می گردد. بنابراین به علت استفاده از میکروفن های مرجع، خطا و بلندگوی حذف کننده، بایستی بعضی از توابع تبدیل، جهت واقعی تر کردن مدل شکل ۷ در نظر گرفته شوند. لذا ابتدا اثرات ناشی از مسیر ثانویه و سپس الگوریتم های مربوط ارائه خواهد شد.

۲-۳- اثرات مسیر ثانویه

در شکل ۱۳ سیگنال مرجع الکتریکی توسط میکروفن مرجع و سیگنال خطای الکتریکی با استفاده از میکروفن خطا به دست می آید. در نهایت صوت حذف کننده با استفاده از سیگنال الکتریکی که یک بلندگو را تحریک می کند، تولید می گردد. علامت جمع در شکل ۷ نمایش محیط آکو ستیکی مابین بلندگوی حذف کننده و میکروفن خطاست. جاییکه نویز اولیه $d(n)$ ، با سیگنال حذف کننده $y(n)$ ، که خروجی فیلتر وفقی^۱ است جمع می شود. همانطوریکه در شکل ۸ م مشاهده می شود، همانند $x(n)$ که با عبور از $p(z)$ تغییر می کند، سیگنال حذف کننده نیز با عبور از $H(z)$ که در مسیر دوم قرار دارد، تغییر می کند. با احتساب نکات فوق می توان سیستم ANC را مشابه شکل ۸ در نظر گرفت که در آن تابع تبدیل مسیر ثانویه $(H(z))$ را می توان به دو تابع تبدیل پشت سر هم تقسیم نمود:


$$H(Z) = R(Z).H'(Z) \quad (16)$$

در کاربرد کانال آکوستیک $H'(Z)$ نشان دهنده تابع تبدیل سیستم بلندگو می باشد که شامل توابع تبدیل: میدل D/A ، فیلتر بازسازی^۲، تقویت کننده می توان، بلندگو و تابع تبدیل مسیر آکو ستیکی از بلندگو تا نقطه ی تجمع است. در حالیکه $R(z)$ تابع تبدیل سیستم میکروفن، شامل توابع تبدیل: مسیر آکو ستیکی از نقطه ی تجمع تا میکروفن خطا، میکروفن خطا، پیش

میکروفن خطا: میکروفن خطا در محلی قرار می گیرد که هدف سیستم، کاهش نویز صوتی در آن مکان است بنابراین در محل میکروفن خطا بیشترین کاهش نویز تحقق می یابد.

۴) پردازشگر الگوریتم ANC: معمولاً یک فیلتر وفقی می باشد که به عنوان قلب سیستم، سیگنال های دریافتی را پردازش می کند.

در شکل ۷ نحوه ی کار سیستم ANC در حالت ایده آل نشان داده شده است. سیگنال نویز اولیه، $x(n)$ به ورودی فیلتر وفقی وارد می شود. تابع انتقال سیستم ناشناخته (تابع انتقال محفظه لوله شکل، $p(z)$ شامل پاسخ صوتی لوله از میکروفن مرجع تا میکروفن خطا می باشد. سیگنال حاصل از عبور نویز اولیه در طول لوله (در محل بلندگو) سیگنال $d(n)$ را تشکیل می دهد. الگوریتم ANC سیگنال $y(n)$ را به صورتی تولید می کند که حاصل جمع صوتی آن با $d(n)$ صفر یا حداقل گردد. نکته ی اساسی این است که با توجه به فاصله ی میکروفن مرجع از بلندگوی حذف کننده، یک تأخیر صوتی در مسیر لوله به وجود خواهد آمد. همچنین یک تأخیر الکتریکی نیز از زمان نمونه برداری نویز اولیه، اجرای الگوریتم ANC و ایجاد سیگنال ثانویه وجود دارد، که اگر این تأخیر از تأخیر صوتی بیشتر گردد، سیستم ANC غیر علی خواهد شد [۴].



شکل (۷) بلوک دیاگرام کلی سیستم ANC

سیستم های ANC دارای پهنای باند پهن می توانند در کالبد یک شناسایی سیستم ناشناخته توضیح داده شوند. همانطوریکه در شکل ۱۵ می بینید، برای تشخیص سیستم ناشناخته $(P(z))$ ، سیستم ANC از یک فیلتر وفقی با بردار وزن $W(z)$ استفاده می کند. $P(z)$ نمایا ش می از محیط انتقال مابین سنسور ورودی و سنسور خروجی است. همانطوریکه ذکر شد، هدف فیلتر وفقی حداقل نمودن خطای باقی مانده می باشد. تبدیل Z از سیگنال خطا به صورت زیر به دست می آید:

$$E(z) = d(z) - y(z) = x(z)[P(z) + W(z)] \quad (14)$$

^۲. Reconstruction Filter

^۱. Secondary path

$$W_{opt} = \frac{p(z)}{H(z)} \quad (21)$$

به عبارت دیگر فیلتر وفقی شامل مدل مستقیم، $P(z)$ ، و مدل معکوس، $H(z)$ ، می‌باشد. بنابراین با داشتن توابع تبدیل مسیرهای اولیه و ثانویه، قادر خواهیم بود که ضرایب بهینه را به منظور حداقل کردن خطای متوسط مربعات به دست آوریم.

از رابطه‌ی (۲۱) نتیجه می‌شود که تابع تبدیل W_{opt} به صورت یک نسبت می‌باشد. اگر خواهیم فیلتر وفقی را با استفاده از یک فیلتر FIR تحقق بخشیم، به منظور تقریب $\frac{1}{H(z)}$ باید از یک فیلتر با مرتبه‌ی بالا استفاده شود.


۴- الگوریتم FXLMS

به دلیل وجود تابع تبدیل مسیر ثانویه $H(z)$ در سیستم ANC، بایستی الگوریتم LMS جهت دستیابی به همگرایی اصلاح گردد. برای جبران سازی اثر $H(z)$ دو روش در [۱۴] پیشنهاد شده است:

(۱) فیلتر $\frac{1}{H(z)}$ به طور سری با $H(z)$ در مسیر ثانویه و به منظور رفع اثر آن قرارداد.

(۲) فیلتری کاملاً شبیه به $H(z)$ (یعنی $C(z) = H(z)$) در مسیر سیگنال ورودی به فیلتر وفقی قرارداد.

چون عکس تابع انتقال $H(z)$ جهت اجرای روش اول الزاماً وجود ندارد، لذا معمولاً از روش دوم که به معکوس $H(z)$ نیاز ندارد، استفاده می‌شود. این الگوریتم به وسیله‌ی مورگان بیان شد که به آن الگوریتم FXLMS گویند [۱۴]. همچنین بعد از آن Burgess پی‌شنهاد کرد که از FXLMS در ANC استفاده شود [۱۵].




شکل (۹) دیاگرام بلوکی الگوریتم FXLMS

که در آن بردار به‌روزرسانی ضرایب به صورت زیر تعریف می‌شود:

تقویت‌کننده، فیلتر ضد تاخوردگی^۱ و مبدل A/D را نشان می‌دهد. به طور مشابه، تابع تبدیل اولیه $P(z)$ از سنسور ورودی تا سیگنال خطا می‌تواند به دو قسمت جداگانه تجزیه شود:

$$P(z) = R(z) \cdot P'(z) \quad (17)$$

که در آن $P'(z)$ نشان‌دهنده‌ی تابع تبدیل محیط آکوستیکی ناشناخته از میکروفن مرجع تا نقطه‌ی تجمع می‌باشد. ضرایب فیلتر وفقی به رغم حضور توابع تبدیل ناشی از مبدل‌ها و فیلترهای پدید به یک مقدار مناسب جهت حداقل کردن سیگنال خطا همگرا شوند.



شکل (۸) دیاگرام بلوکی سیستم ANC

با توجه به شکل ۸ تبدیل Z سیگنال خطا به صورت زیر می‌باشد:

$$E(z) = R(z)[P'(z) - H'(z)W(z)]X(z) \quad (18)$$

فرض کنید که درجه‌ی $W(z)$ به اندازه‌ی کافی بالا باشد. پس از همگرایی فیلتر وفقی، خطای باقیمانده صفر می‌شود (یعنی $E(z)=0$) و در حالت پایدار، تابع تبدیل فیلتر وفقی بهینه W_{opt} به صورت زیر خواهد بود:

$$W_{opt} = \frac{p'(z)}{H'(z)} \quad (19)$$

از رابطه‌ی (۱۹) می‌توان دریافت که فیلتر وفقی $W(z)$ یک مدل سازی مستقیم از تابع آکوستیکی اولیه $P'(z)$ به منظور تولید یک نویز حذف‌کننده و یک مدل سازی معکوس از $H'(z)$ به منظور جبران سازی اثر مسیر ثانویه را انجام می‌دهد. از آنجایی که $R(z)$ در توابع تبدیل اولیه و ثانویه مشترک است، به راحتی می‌توان آن را به درون مدل منتقل کرد.

با استفاده از معادلات (۱۶) تا (۱۸) در حالت پایدار، تابع تبدیل فیلتر وفقی را می‌توان به صورت ساده‌تری بیان کرد. در نتیجه:

$$E(z) = [P(z)W(z)]X(z) \quad (20)$$

پس از همگرایی فیلتر وفقی، نویز باقیمانده صفر می‌شود. ($E(z)=0$) در نتیجه خواهیم داشت:

۱. Antialiasing

جاییکه $h(n)$ پاسخ ضربه $H(z)$ است.


برای پلیدار بودن الگوریتم FXLMS ضریب همگرایی μ باید در رابطه زیر صدق کند:

$$0 < \mu < \frac{2Re[\lambda_i]}{|\lambda_i|^2} \quad (23)$$

که در اینجا λ_i ها مقادیر ویژه ی ماتریس همبستگی می باشد. اگر مدل سازی مسیر ثانویه دقیق با شد $C(z)=H(z)$ ماتریس همبستگی فوق یک ماتریس متقارن خواهد بود و همه ی مقادیر ویژه ی آن حقیقی و مثبت خواهد شد و مانند روش LMS می توان یک مقدار مثبت μ پیدا کرد که پایداری الگوریتم را تضمین کند. لیکن اگر مدل سازی دقیق نباشد دیگر $C(z)=H(z)$ نخواهد بود و ماتریس همبستگی سیگنال فیلتر شده، متقارن نیست و تضمینی وجود ندارد که مقادیر ویژه ی ماتریس فوق حقیقی و یا دارای قسمت حقیقی باشد اگر قسمت حقیقی تنها یکی از مقادیر ویژه ی ماتریس فوق مثبت نباشد آنگاه نمی توان ضریب همگرایی پیدا کرد که در رابطه ی (۲۳) صدق کند و لذا الگوریتم در هر حالت ناپایدار خواهد بود.

به علت تأثیراتی از قبیل تغییر درجه حرارت و جریان هوا در مسیر دوم و کهنگی بلندگو، تابع $H(z)$ نا شناخته و متغیر با زمان است. به واسطه ی این امر Erikson چندین تکنیک ارائه داده است [۱۶].

فرض کنید که $H(z)$ تابعی نا شناخته و مستقل از زمان است. می توان $H(z)$ را به وسیله ی تکنیک هایی از نوع off-line (همانند شکل ۹)، تخمین زد.



شکل (۱۰) دیاگرام بلوکی ساختار تعریف شده برای

مراحل این کار به صورت زیر خلاصه شده است [۵ و ۱۶]:

(۱) ابتدا باید سستی برای فعال کردن بلندگوی حذف کننده یک نمونه نویز سفید $(y(n))$ تولید کرد. که این نویز به عنوان ورودی الگوریتم فوقی و تابع $c(z)$ نیز استفاده می شود.

(۲) از طریق میکروفن خطا، $e(n)$ به دست می آید.

(۳) $r(n)$ که پاسخ مدل فوقی است به صورت زیر محاسبه می شود:

$$r(n) = \sum_{i=0}^{M-1} c_i(n)y(n-i) \quad (24)$$

جاییکه $c_i(n)$ ، i امین ضریب فیلتر فوقی $c(z)$ در زمان n و M درجه ی فیلتر است.

(۴) $e'(n)$ از تفاضل زیر محاسبه می شود:

$$e'(n) = e(n) - (r(n)) \quad (25)$$

(۵) ضرایب فیلتر فوقی $c(z)$ به وسیله ی الگوریتم LMS بهینه می شوند.

$$c_i(n-1) = c_i(n) + \mu e(n)y(n-i) \quad (26)$$

$$i = 0, 1, \dots, M-1$$

که μ ، گام حرکت الگوریتم فوقی است، و برای همگرایی فیلتر $0 < \mu < \frac{1}{M.P_y}$ انتخاب می شود.

P_y توان نویز سفید تولید شده $(y(n))$ است.

(۶) این فرآیند را در حدود ۱۰ ثانیه تکرار می کنیم. ضرایب فیلتر فوقی $c(z)$ را ذخیره می کنیم و سپس از آن در مدل حذف نویز استفاده می کنیم.

بعد از اینکه مدل برون خط (off-line) کامل شد، مراحل انجام الگوریتم

FX-LMS را که به قرار زیر است، انجام می دهیم:

(۱) به وسیله ی میکروفن ورودی، سیگنال $x(n)$ و از طریق میکروفن خطا، سیگنال $e(n)$ به دست می آیند.

(۲) سیگنال حذف کننده، $y(n)$ به صورت زیر محاسبه می شود:

$$y(n) = \sum_{i=0}^{N-1} w_i(n)x(n-i) \quad (27)$$

که $w_i(n)$ ضرایب فیلتر فوقی $W(z)$ و N درجه ی فیلتر فوقی است.

(۳) سیگنال حذف کننده، $y(n)$ ، ورودی بلندگوی سیستم است.

(۴) $X'(n)$ که فیلتر شده ی $x(n)$ است، به صورت زیر محاسبه می شود:

$$x'(n) = \sum_{i=0}^{M-1} c_i(n)x(n-i) \quad (28)$$

(۵) ضرایب فیلتر فوقی، $W(z)$ نیز از طریق الگوریتم FXLMS با رابطه ی زیر بهینه می شوند.


$$w_i(n-1) = w_i(n) - \mu e(n)x'(n-i) \quad (29)$$

$$i = 0, 1, \dots, N-1$$

۵- اصول سیستم حذف فعال نویز در کابین خلبان (چند کاناله)


برای بیان اصول کار سیستم‌های ANC، یک سیستم ANC چند کاناله مورد بررسی قرار می‌گیرد و با اعمال فرضیاتی می‌توان همان روابط را برای یک سیستم ANC تک کاناله نیز مورد استفاده قرارداد.

شکل (۱۱) نمودار کلی سیستم ANC چند کاناله در محفظه مجهز به الگوریتم FXLMS با J میکروفن مرجع، K بلندگو و M میکروفن خطا



شکل (۱۲) بلوک دیاگرام توابع انتقال سیستم ANC چند کاناله مجهز به الگوریتم FXLMS

اصول کار یک سیستم ANC چند کاناله در حالت کلی مطابق با شکل ۱۱ و ۱۲ می‌باشد. در این سیستم از J میکروفن مرجع، M بلندگو موسوم به "منابع ثانویه" استفاده می‌گردد [۱۷]. نویز صوتی مزاحم که با عنوان "نویز



منبع اولیه "شناخته می‌شود، توسط میکروفن‌های مرجع دریافت می‌شود که به آن‌ها، "سیگنال‌های مرجع" گفته می‌شود و همچنین توسط میکروفن‌های

خطا، سیگنال‌های خطای باقیمانده دریافت می‌گردد. هر یک از سیگنال‌های مرجع به همراه یکی از سیگنال‌های خطا به یک فیلتر وفقی ارسال می‌گردد. هرکدام از فیلترها با استفاده از یک الگوریتم وفقی (معمولاً LMS)، ضرایب خود را به صورتی تنظیم می‌کند که سیگنال خروجی فیلتر، دارای دامنه مساوی و فازی مخالف با سیگنال صوتی داشته باشد. این الگوریتم به صورتی کار می‌کند که مقدار خطای باقیمانده در میکروفن خطای مربوطه به کمترین مقدار ممکن خود همگرا گردد [۱۸]. با توجه به شکل ۱۱ و ۱۲، بردار سیگنال‌های خطا و ماتریس سیگنال‌های مرجع طبق روابط زیر بیان می‌گردد.

(۳۰)

$$e(n) = [e_1(n) \ e_2(n) \ \dots \ e_m(n) \ \dots \ e_M(n)]^T$$

$e_m(n)$ سیگنال حاصل شده از میکروفن خطای m ام می‌باشد.

(۳۱)

$$x(n) = [x^T_1(n) \ x^T_2(n) \ \dots \ x^T_J(n)]^T$$

$x_j(n)$ بردار سیگنال مرجع j ام است که در رابطه (۳۲) گسترش داده شده است.

(۳۲)

$$x_j(n) = T[x_j(n) \ x_j(n-1) \ \dots \ x_j(n-N-1)]^T$$

ضرایب فیلترهای وفقی طبق رابطه (۳۳) تعریف شده است که در این رابطه، $W_{jk}(n)$ بردار ضرایب فیلتر وفقی بین j امین ورودی (سیگنال حاصل شده از میکروفن مرجع j ام) و k امین خروجی (سیگنال ارسال شده به بلندگوی k ام منبع ثانویه) می‌باشد:

$$W(n) = \begin{bmatrix} w_{11}(n) & w_{12}(n) & \dots & w_{1K}(n) \\ w_{21}(n) & w_{22}(n) & \dots & w_{2K}(n) \\ \vdots & \vdots & \ddots & \vdots \\ w_{J1}(n) & w_{J2}(n) & \dots & w_{JK}(n) \end{bmatrix} \quad (۳۳)$$

سیگنال مرجع $X(n)$ که از رابطه (۳۱) حاصل شد، از فیلترهای $W(n)$ که ضرایب آن در رابطه (۳۳) بیان گردید، عبور کرده و سیگنال راه‌انداز بلندگوها را طبق رابطه (۳۴) مهیا می‌سازد.

$$y(n) = W^T(n)X(n) \quad (۳۴)$$

سیگنال راه‌انداز بلندگوها که حاصل از خروجی $W(n)$ ها می‌باشد، به صورت رابطه (۳۵) نمایش داده شده است:

(بلوک S در شکل ۱۲) که با نام تابع تبدیل مسیر ثانویه معرفی می گردد، در نظر گرفت. این تابع تبدیل شامل مبدل آنالوگ به دیجیتال، فیلتر باز سازی^۲، تقویت کننده بلندگو، توابع تبدیل محیط فیزیکی مسیر صوتی از محل بلندگو تا میکروفن خطا، میکروفن خطا، پیش تقویت کننده میکروفن خطا، فیلتر ضد تاخوردگی^۳ و مبدل دیجیتال به آنالوگ است.

که $y_k(n)$ سیگنال راه انداز بلندگوی k ام و $e_m(n)$ سیگنال خطای به دست آمده از میکروفن m ام می باشد. در این صورت ماتریس پاسخ ضربه توابع مذکور در سیستم چند کاناله به صورت رابطه (۴۰) تعریف می شود که در آن $S_{km}(n)$ پاسخ ضربه متناظر تابع انتقال $S_{km}(z)$ است. (۴۰)

$$S(n) = \begin{bmatrix} s_{11}(n) & s_{12}(n) & \dots & s_{1M}(n) \\ s_{21}(n) & s_{22}(n) & \dots & s_{2M}(n) \\ \vdots & \vdots & \ddots & \vdots \\ s_{K1}(n) & s_{K2}(n) & \dots & s_{KM}(n) \end{bmatrix}$$

برای جبران سازی اثرات فیزیکی فوق الذکر باید تخمین تابع $S_{km}(z)$ ، یعنی $\hat{S}_{KM}(z)$ ، در سیستم ANC لحاظ گردد. در این صورت ماتریس تخمین پاسخ های ضربه مسیرهای ثانویه با $K \times M$ عنصر مشابه رابطه (۴۰) نشان داده می شود:

$$\hat{S}(n) = \begin{bmatrix} \hat{s}_{11}(n) & \hat{s}_{12}(n) & \dots & \hat{s}_{1M}(n) \\ \hat{s}_{21}(n) & \hat{s}_{22}(n) & \dots & \hat{s}_{2M}(n) \\ \vdots & \vdots & \ddots & \vdots \\ \hat{s}_{K1}(n) & \hat{s}_{K2}(n) & \dots & \hat{s}_{KM}(n) \end{bmatrix} \quad (41)$$

که در آن $\hat{S}_{KM}(n)$ تخمین بردار پاسخ ضربه $s_{km}(n)$ است. باوجود توابع انتقال ثانویه در مسیر سیگنال مرجع $x_j(n)$ ، سیگنال ورودی الگوریتم LMS سیگنال فیلتر شده $x'_j(n)$ خواهد بود:

$$x'_{jkm}(n) = \hat{s}_{km}(n) * x_j(n) \quad (42)$$

$$(k=1,2,\dots,K, j=1,2,\dots,J, m=1,2,\dots,M)$$

$$y(n) = [y_1(n) \ y_2(n) \ \dots \ y_K(n) \ \dots \ y_K(n)] \quad (35)$$

در رابطه فوق، $y_k(n)$ سیگنال پخش شده توسط بلندگوی k ام است که طبق رابطه (۳۶) توضیح داده شده است:

$$y_k(n) = \sum_{j=1}^J w_{jk}^T(n) \cdot x_j(n) \quad k = 1, 2, \dots, K \quad (36)$$

سیگنال $y_k(n)$ ، بلندگوی k ام را راه اندازی می کند که در نتیجه یک موج صوتی که وظیفه حذف نویز صوتی در فضا را به عهده دارد، توسط این بلندگو تولید می شود.

با توجه به شکل ۱۲، نویز صوتی پس از عبور از محیط فیزیکی موجود بین منبع نویز و میکروفن خطا، به محل میکروفن خطا می رسد. اگر $P_{jm}(z)$ تابع انتقال^۱ محیط فیزیکی بین میکروفن خطای m ام و میکروفن مرجع j ام برای J میکروفن مرجع و M میکروفن خطا باشد، پاسخ ضربه متنا سب با تابع تبدیل یاد شده می باشد. نهایتاً تابع پاسخ ضربه محیط فیزیکی، یک ماتریس $J \times M$ خواهد بود که به صورت رابطه (۳۷) برای کل سیستم به دست می آید. (۳۷)

$$P(n) = \begin{bmatrix} p_{11}(n) & p_{12}(n) & \dots & p_{1M}(n) \\ p_{21}(n) & p_{22}(n) & \dots & p_{2M}(n) \\ \vdots & \vdots & \ddots & \vdots \\ p_{J1}(n) & p_{J2}(n) & \dots & p_{JM}(n) \end{bmatrix}$$

بنابراین با توجه به شکل (۲۳)، پس از عبور $x(n)$ از $P(n)$ ، بردار $d(n)$ نشان داده شده در رابطه (۳۸) و (۳۹) حاصل خواهد شد:

$$d(n) = P^T(n)X(n) \quad (38)$$

$$d(n) = [d_1(n) \ d_2(n) \ \dots \ d_m(n) \ \dots \ d_M(n)] \quad (39)$$

$d_m(n)$ نشان داده شده در رابطه (۳۹)، سیگنالی است که میکروفن خطای m ام در زمان خاموش بودن سیستم ANC، دریافت می کند و به نام "سیگنال دلخواه" موسوم است.

نکته بسیار مهم این است که در مدل سازی، باید اثرات بخش های فیزیکی موجود بین سیگنال های $y_k(n)$ و $e_m(n)$ را به وسیله تابع تبدیل $S_{km}(z)$


۳. Antialiasing

۱. Transfer Function

۲. Reconstruction Filter

$$\hat{S}(n) = \begin{bmatrix} \hat{S}_{11} & \hat{S}_{12} \\ \hat{S}_{21} & \hat{S}_{22} \end{bmatrix} \quad (45)$$

که $\hat{S}_{11}(n)$ ، $\hat{S}_{12}(n)$ ، $\hat{S}_{21}(n)$ ، $\hat{S}_{22}(n)$ به ترتیب با سخ‌های ضربه مربوط به فواصل بین "میکروفن خطای اول و بلندگوی اول"، "میکروفن خطای دوم و بلندگوی اول"، "میکروفن خطای اول و بلندگوی دوم" و "میکروفن خطای دوم و بلندگوی دوم" می‌باشد. برای تخمین عملی توابع انتقال فوق در هر مرحله تنها از یک میکروفن و یک بلندگو استفاده می‌شود. برای به دست آوردن $\hat{S}_{11}(n)$ ابتدا توسط بلندگوی اول (منبع ثانویه اول) نویز سفید $x(n)$ که با تابع توزیع احتمال یکنواخت توسط کامپیوتر تولید می‌شود در محیط پخش گردید [۲۱]. به‌طور هم‌زمان سیگنال $x(n)$ به فیلتر $\hat{S}(z)$ در شکل ۱۷ که از نوع FIR با درجه ۳۲ و مجهز به الگوریتم LMS می‌باشد، داده می‌شود. از طرف دیگر نویز دریافتی توسط میکروفن خطا که حاصل عبور نویز صوتی از محیط فیزیکی می‌باشد بعد از عبور از تقویت‌کننده اولیه، فیلتر ضد تاخوردگی و A/D، سیگنال $d(n)$ را ایجاد می‌کند. از تفاضل این سیگنال و سیگنال خروجی فیلتر $(y(n))$ ، سیگنال خطای $e(n)$ برای تنظیم ضرایب فیلتر حاصل می‌گردد [۲۴]. در این پیاده‌سازی با همگرایی فیلتر $\hat{S}(z)$ ، پاسخ ضربه مسیر ثانویه $\hat{S}_{11}(n)$ مطابق با شکل ۲۰ به دست آمد.



شکل (۱۳) روش پیاده‌سازی تخمین تابع مسیر ثانویه

به همین دلیل الگوریتم فوق، به الگوریتم Filtered-X LMS یا همان FXLMS موسوم است [۱۹]. بدین ترتیب با توجه به تعاریف بالا الگوریتم FXLMS چند کاناله برای به هنگام کردن ضرایب فیلترهای فوقی به دست می‌آید:

(۴۳)

$$w_{jk}(n+1) = w_{jk}(n) + \mu_{jk} \cdot \left\{ \sum_{m=1}^M x'_{jkm}(n) \cdot e_m(n) \right\}$$

که $k=1,2,\dots,K$ و $j=1,2,\dots,J$ و μ_{jk} پارامتر اندازه پله می‌باشد که سرعت همگرایی الگوریتم فوقی را تنظیم می‌کند. بنابراین در یک سیستم چند کاناله، ماتریس پارامترهای مذکور عبارت است از:

$$\mu = \begin{bmatrix} \mu_{11} & \dots & \mu_{1K} \\ \vdots & \ddots & \vdots \\ \mu_{J1} & \dots & \mu_{JK} \end{bmatrix} \quad (44)$$

۶- تعیین تابع تبدیل محیط آکوستیکی

برای شبیه‌سازی یک سیستم ANC چند کاناله، باید توابع انتقال مسیر ثانویه $S_{km}(z)$ تخمین زده شوند. در این بخش به روش پیاده‌سازی تخمین تابع انتقال مذکور پرداخته می‌شود.

یکی از مشکلات عمده در سیستم چندکاناله، تخمین تابع تبدیل محیط به صورت تک کاناله است که برای رفع این مشکل باید از روش چندکاناله بهره‌جست. در ضمن به‌ندرت پاسخ ضربه محیط آکوستیکی مینیمم فاز است در نتیجه امکان معکوس کردن تابع تبدیل وجود ندارد [۲۰] اما با استفاده از تئوری "چند ورودی-چند خروجی" امکان مهیا کردن معکوس فیلترها وجود دارد [۲۱]. برای محیط آکوستیکی الگوریتم ME-LMS^۳ برای پیاده‌سازی ماتریس فیلترهای FIR مورد استفاده قرار گرفت [۲۱]. این فیلترها قادر خواهند بود که هم‌شنوایی را حذف نمایند و برای متعادل‌سازی پاسخ ضربه محیط آکوستیکی مورد استفاده قرار گیرد. اثبات شده است که عملکرد روش‌های MINI و ME-LMS یکسان است. در ضمن متعادل‌سازی پاسخ ضربه محیط آکوستیکی بستگی به طول موج صدای منتشر شده دارد [۲۳].

برای تخمین توابع انتقال مورد نیاز در یک سیستم ANC چندکاناله، رابطه (۴۱) با داشتن چهار فیلتر FIR به شکل رابطه (۴۵) کاهش پیدا می‌کند:

۳. Multiple Error Least Mean Square

۱. Step-Size Parameter


۲. Multiple Input/Output

محفظه نسبت به محل بلندگوها و میکروفن‌های نصب شده و نزدیکی میکروفن‌های خطا به یکدیگر هر چهار پاسخ ضربه با دقت بسیار بالا شبیه به یکدیگر به دست آمد:


$$\hat{s}_{22}(n) \approx \hat{s}_{21}(n) \approx \hat{s}_{12}(n) \approx \hat{s}_{11}(n) \quad (46)$$

۶- شبیه سازی اولیه الگوریتم های LMS و Steppest Descent برای کاربرد مورد نظر


در این قسمت، تعدادی از الگوریتم‌های تطبیقی را در شرایط مختلف، برای حذف نویز یک مجرای آزمایش موتور جت هواپیما که در شکل ۶ آورده شده، مورد بررسی قرار می‌گیرد. تابع تبدیل پاسخ صوتی مجرای آزمون موتور جت، $H(z)$ فرض شده است. $H(z)$ با مقادیر مختلف α و μ شبیه سازی می‌گردد و نتایج شبیه سازی در شکل‌های ۱۷ تا ۲۲ رسم شده است.




شکل (۱۷) مدل سازی یک تابع مجرا تونل آزمون موتور جت




شکل (۱۸) شبیه سازی منحنی های وزن تعدادی از الگوریتم های تطبیقی ($\mu=0.01$ و $\alpha=0$)



شکل (۱۴) پاسخ ضربه FIR تخمین زده شده برای تابع انتقال مسیر ثانویه
طریقه قرار گرفتن میکروفن‌ها و بلندگوها بصورت شکل ۱۵ می باشد:





شکل (۱۵) طریقه قرار گرفتن میکروفن‌ها و بلندگوها در داخل محفظه کابین خلبان برای یک سیستم ANC چند کاناله




شکل (۱۶) بلوک دیاگرام شبیه سازی سیستم ANC چند کاناله

از رابطه (۴۵) دیدیم که در یک سیستم چند کاناله باید علاوه بر $\hat{s}_{11}(n)$ پاسخ ضربه های $\hat{s}_{21}(n)$ ، $\hat{s}_{12}(n)$ و $\hat{s}_{22}(n)$ نیز به روش فوق تخمین زده شود (شکل ۲۲). هرچند، در پیاده سازی فوق به دلیل تقارن فیزیکی محیط



شکل (۱۹) شبیه سازی منحنی های وزن تعدادی از الگوریتم های تطبیقی ($\mu=0.01$ و $\alpha=0.5$)

شکل (۲۲) شبیه سازی مسیر وزن الگوریتم های SD و LMS ($\alpha=0.5$ و $\mu=0.01$)




شکل (۲۰) شبیه سازی منحنی های یادگیری تعدادی از الگوریتم های تطبیقی ($\mu=0.01$ و $\alpha=0$)

۷- نتایج شبیه سازی سیستم حذف فعال نویز در یک مجرا (تک کاناله)


ما در این شبیه سازی مطابق با بلوک دیاگرام شکل (۱۶) از الگوریتم FXLMS و همچنین از فیلتر FIR برای مدل کردن $H(z)$ ، $W(z)$ ، $P(z)$ و $c(z)$ استفاده می شود. در شبیه سازی، $P(z)$ و $H(z)$ را نداشت، پس باید تابع تبدیل مسیر اولیه و مسیر ثانویه را مدل سازی گردد (شکل ۲۳). اولین گام، تخمین زدن بلوک $W(z)$ است. بنابراین مدت شبیه سازی را بر روی ۱۰۰۰ نمونه^۱ تنظیم می کنیم و نویز سفیدی را به محرک فرستاده می شود و در موقعیت سنسور اندازه گیری می گردد. سپس الگوریتم LMS را اعمال و فرآیند شناسایی را آغاز می شود. حال نتایج تخمین زدن بلوک $W(z)$ را بررسی می گردد.

با تخمین $H(z)$ ، حال شبیه سازی سیستم حذف فعال نویز را آغاز می شود. در عمل سیستم حذف فعال نویز باید یک فرآیند تکرار شونده از اندازه گیری، کنترل و تنظیم باشد. نتایج سیستم حذف فعال نویز در ۱۰۰۰ نمونه به صورت شکل ۲۴ است. با توجه به داده ها سیستم حذف فعال نویز تک کاناله توانسته نویز تک^۱ را حدود ΔdB کاهش دهد.



شکل (۲۱) شبیه سازی مسیر وزن الگوریتم های SD و LMS ($\alpha=0$ و $\mu=0.01$)

^۱ Sample



شکل (۲۵) شبیه‌سازی سیستم حذف نویز فعال (چند کاناله)



با محاسبه نتایج حاصل از شبیه‌سازی، سیستم حذف فعال نویز در کابین خلبان و ناور (چندکاناله) توانسته نویز تک‌تُن را حدود 10 dB کاهش دهد.

۹- نتیجه‌گیری

سیستم حذف فعال تک‌کاناله را به وسیله الگوریتم FXLMS (طبق شکل ۱۵) در متلب مدل‌سازی کردیم که لازمه این مدل‌سازی، شبیه‌سازی پاسخ صوتی مسیر اولیه و مسیر ثانویه و همچنین در گام بعد، تخمین زدن بلوک $H(Z)$ بود. پس از تکمیل کردن فرآیند شبیه‌سازی رویت شد که سیستم حذف فعال تک‌کاناله، نویز تک‌تُن را حدود 10 dB کاهش می‌دهد. سپس سیستم حذف فعال چندکاناله را شبیه‌سازی کردیم که نتایج آن به خوبی نشان داد که سیستم حذف فعال چندکاناله، نویز تک‌تُن را حدود 10 dB کاهش داد. لذا نتیجه می‌گیریم که در مکان‌های $>$ ساس که نیاز به تمرکز اپراتور وجود دارد مانند کابین خلبان، کابین ناور، اتاق جراحی و غیره سیستم حذف فعال چندکاناله می‌تواند کاربردی باشد.

مراجع

- [۱] Lam, Bhan, et al. "Active control of broadband sound through the open aperture of a full-sized domestic window." Scientific reports., vol. ۱۰, no ۱, pp. ۱-۷, ۲۰۲۰.
- [۲] Li, Tao, et al. "Vehicle engine noise cancellation based on a multi-channel fractional-order active noise control algorithm." Machines ۱۰,۸ (۲۰۲۲): ۶۷۰.
- [۳] Akhtar, Muhammad Tahir. "Developing a New Filtered-X Recursive Least Squares Adaptive Algorithm Based on a Robust Objective Function for Impulsive Active Noise Control Systems." Applied Sciences ۱۳,۴ (۲۰۲۳): ۲۷۱۵.
- [۴] Sen M.Kuo and Dennis R.Morgan, "Active Noise Control: A Tutorial Review" proceeding, of the IEEE, Vol. ۸۷, No. ۶, June ۱۹۹۹.

شکل (۲۲) تخمین مسیر ثانویه $H(z)$ 

شکل (۲۴) شبیه‌سازی سیستم حذف نویز فعال (تک کاناله)

۸- نتایج شبیه‌سازی سیستم حذف فعال نویز در

کابین خلبان و ناور (چند کاناله)

نتایج شبیه‌سازی سیستم حذف فعال نویز در کابین خلبان و ناور (چندکاناله) با ۴ میکروفن خطا به شرح زیر است:

- [۱۵] Burgess, J.C., "Active Adaptive Sound Control in a Duct: A Computer Simulation," J. Acoust. Soc. Am., Vol. ۷۰, No. ۳, p.p. ۷۱۵-۷۲۶, Sept, ۱۹۸۱.
- [۱۶] Eriksson, L.J., "Development of the Filtered U Algorithm for Active Noise control," J. Acoust. Soc. Am., Vol. ۸۹, No. ۱, PP. ۲۵۶-۲۶۵, January, ۱۹۹۱.
- [۱۷] Douglas E. Melton and R. A. Greiner, "Adaptive feed-forward multiple-input, multiple-output active noise control," IEEE, ۱۹۹۷.
- [۱۸] Gong, Chen, et al. "Statistical analysis of multichannel FxLMS algorithm for narrowband active noise control." Signal Processing ۲۰۰ (۲۰۲۲): ۱۰۸۶۴۶.
- [۱۹] B. Farhang Boroujeny. "Adaptive Filters Theory & Applications", National University of Singapore, John Wiley & Sons, ۱۹۹۸.
- [۲۰] Mourjopoulos, "On the variation and invertibility of room impulse response functions". J. Sound and Vibration, ۱۰۲(۲), p.p. ۲۱۷-۲۲۸, ۱۹۸۵.
- [۲۱] William G. Gardner, "۳-D Audio using Loudspeakers", Kluwer Academic Publishers, ۱۹۹۸.
- [۲۲] Elliott and Nelson, "Multiple-point Equalization in a room using adaptive Digital Filters", J. Audio Engineering Society, ۳۷(۱۱), p.p. ۸۹۹-۹۰۷, ۱۹۸۹.
- [۲۳] Nelson, P.A., F. Orduna Bustamante and H. Mamada, "Inverse Filter design and equalization zone in multichannel sound reproduction", IEEE Trans. Speech and Audio Proc., ۲(۳), p.p. ۱۸۵-۱۹۲, ۱۹۹۵.
- [۲۴] Nelson, Curtis, Elliott and Bullmore, "The minimum power output of free-field point sources and the active control of sound", journal of sound and vibration, ۱۱۶, ۳۹۷-۶۸۷, ۱۹۸۷.
- [۲۵] Mori, Francesco, et al. "Experimental tests of a multichannel active noise control system for the cancellation of engine noise applied to the cabin of a tractor." Atti del ۲۸.
- [۲۶] Shen, Xiaoyi, et al. "Adaptive-gain algorithm on the fixed filters applied for active noise control headphone." Mechanical Systems and Signal Processing ۱۶۹ (۲۰۲۲): ۱۰۸۶۴۱.
- [۲۷] Jiang, Yihang, et al. "An Integration Development of Traditional Algorithm and Neural Network for Active Noise Cancellation." ۲۰۲۲ IEEE ۳۲nd International Workshop on Machine Learning for Signal Processing (MLSP). IEEE, ۲۰۲۲.
- [۲۸] Bakri, Khaled Jamal, et al. "On the behavior of a combination of adaptive filters operating with the NLMS algorithm in a nonstationary environment." Signal Processing ۱۹۶ (۲۰۲۲): ۱۰۸۴۶۵.
- [۲۹] Ranjan, Rakesh, Bikash Chandra Sahana, and Ashish Kumar Bhandari. "Motion artifacts suppression from EEG signals using an adaptive signal denoising method." IEEE Transactions on Instrumentation and Measurement ۷۱ (۲۰۲۲): ۱-۱۰.
- [۳۰] Gunia, Marco, et al. "Analysis and Design of a MuSiC-Based Angle of Arrival Positioning System." ACM Transactions on Sensor Networks ۱۹, ۲ (۲۰۲۳): ۱-۴۱.
- [۳۱] S.M>kuo and C.chen, "Implementation of adaptive filters with the Tms۳۰c۳۰ or The TmS۳۰oc۳۰, " in digital Signah processing Applications with The TMs۳۰ family, vol. ۳, p.p. ۱۹۱-۲۷۱, ۱۹۹۰. Ed. englewood Cliffs, Nj: prentice Hall, ch. ۷, pp. ۱۹۱-۲۷۱, ۱۹۹۰.
- [۳۲] T.Kailath, "A View of Three decades of linear Filtering Theory, " IEEE Trams Inf. Theory, vol. It-۲۰, pp. ۱۴۵-۱۸۱, mar, ۱۹۷۴.
- [۳۳] Xie, Bei, and Tamal Bose. Partial update least-square adaptive filtering. Springer Nature, ۲۰۲۲.
- [۳۴] Morgan, D.R. "Analysis of Multiple Correlation Cancellation Loop With a Filter in the Auxiliary path," IEEE Trans. on ASSP, Vol. ASSP-۲۸, NO. ۴, PP. ۴۵۴-۴۶۷ August, ۱۹۸۰.



Presenting a Novel Method Based on Current-Mode Logic to Improve the Speed and Power Consumption of Logic Gates

Reza Malmir^{۱*}, Mohammadreza Ghaznavi Ghouschi^۱

^۱ Department of Engineering, Shahed University, Tehran, Iran

* ghaznavi@shahed.ac.ir

(Received times: ۲۰۲۴/Sep/۰۸, Accept time: ۲۰۲۴/Nov/۱۹)

Abstract

Current-mode logics have become an attractive option for circuit design due to significant advantages such as low power consumption, stable power consumption over a wide frequency range, immunity to common-mode noise, and higher output swing, particularly in low-voltage wired and wireless applications. This paper presents a novel design called Folded Multiple-Valued Current-Mode Logic (FMVCML) for implementing logic functions with more than two inputs. The circuit is designed by folding fully differential pairs, replacing NMOS and PMOS differential pairs, and employing appropriate current mirrors between blocks. This design enables the gates to operate at a voltage equal to that required by a standard current-mode logic inverter (approximately ۰.۶V). The paper details the circuit analysis, optimization, and implementation approaches of the design. Post-layout simulation results using a standard ۱۸۰nm CMOS technology show that in the implementation of a multiplier gate, the power consumption is reduced by ۲۲%, ۱۶%, and ۲۴% compared to conventional Current-Mode Logic (CML), Multiple-Valued Current-Mode Logic (MVCML), and Folded Multiple-Valued Current-Mode Logic (FMVCML), respectively. Furthermore, the Power-Delay Product (PDP) of the proposed logic is reduced by ۵۳%, ۹.۸%, and ۲۳% compared to CML, MVCML, and FMVCML, respectively. Simulations in newer PTM ۴۵nm and PTM ۲۲nm technologies confirm the performance improvement of the proposed method.

Keyword:



ارائه روشی نوین مبتنی بر منطق مد جریان به منظور بهبود سرعت و توان مصرفی دروازه‌های منطقی

رضا مال میر^۱، محمدباقر غزنوی قوشچی^۱

^۱دانشکده فنی و مهندسی، دانشگاه شاهد، تهران، ایران

* ghaznavi@shahed.ac.ir

(تاریخ ارسال مقاله: ۱۴۰۳/۰۶/۱۸ تاریخ پذیرش مقاله: ۱۴۰۳/۰۸/۲۹)

چکیده

واژگان کلیدی

منطق مد جریان

منطق مد جریان چند

دنباله

آینه جریان

طراحی کم مصرف ولتاژ

پایین

منطق‌های مد جریان به دلیل مزایای چشمگیری همچون مصرف توان پایین، ثبات مصرف توان در طیف وسیعی از فرکانس‌ها، ایمنی در برابر نویز مشترک و نوسان خروجی بیشتر، به‌ویژه در کاربردهای ولتاژ پایین بی سیم و با سیم، به یکی از گزینه‌های جذاب در طراحی مدارها تبدیل شده‌اند. در این مقاله، یک طراحی نوین به نام منطق مد جریان چندگانه تاشوی درهم برای اجرای توابع منطقی با بیش از دو ورودی ارائه می‌شود. این مدار با استفاده از تا زدن جفت‌های کاملاً تفاضلی و جایگزینی جفت‌های دیفرانسیل NMOS و PMOS و همچنین بهره‌گیری از آینه‌های جریان مناسب بین بلوک‌ها طراحی شده است. این طراحی باعث می‌شود که دروازه‌ها با ولتاژی برابر با ولتاژ مورد نیاز یک معکوس کننده معمولی در منطق مد جریان (حدود ۰.۶ ولت) عمل کنند. در این مقاله، جزئیات تحلیل مدار، بهینه سازی، و رویکردهای پیاده سازی طراحی برر سی شده است. نتایج شبیه سازی‌های پس از چیدمان با استفاده از فناوری استاندارد سی‌ماس با ابعاد ۱۸۰ نانومتر نشان می‌دهد که در پیاده‌سازی دروازه ضرب کننده^۱، توان مصرفی در مقایسه با منطق مد جریان معمولی، منطق مد جریان چند دنباله و منطق مد جریان چند دنباله تاشوی به ترتیب ۲۲٪، ۱۶٪ و ۲۴٪ کاهش یافته است. علاوه بر این، مولفه حاصلضرب تأخیر در توان^۲ در منطق پیشنهادی نسبت به منطق‌های مد جریان، منطق مد جریان چند دنباله و منطق مد جریان چند دنباله تا شوی به ترتیب ۵۳٪، ۹.۸٪ و ۲۳٪ کاهش یافته است. شبیه سازی در تکنولوژی‌های جدید ۴۵nm PTM و ۲۲nm PTM بهبود عملکرد روش پیشنهادی را تایید می‌کنند.

^۱. AND gate

^۲. Power Delay Product

مقاله به شرح زیر سازماندهی شده است. در بخش دوم ادبیات تحقیق بیان و مدل پیش‌شهادی در بخش سوم معرفی و بررسی شده است. تحلیل و نتایج شبیه‌سازی و مقایسه با کارهای پیشین در بخش چهارم گنجانده شده است. در بخش آخر نتیجه‌گیری بیان شده است.

۲- ادبیات تحقیق

توان مصرفی منطق مد جریان در رابطه (۱) نمایش داده شده است.

$$POWER = V_{DD} * I_{SS} \quad (1)$$

با توجه به رابطه (۱) توان مصرفی در منطق مد جریان مستقل از فرکانس می‌باشد. مقایسه چهار ساختار منطق مد جریان، منطق سی‌ماس، منطق مد جریان چند دنباله و منطق پیشنهادی به ازای فرکانس‌های مختلف در شکل ۱(الف) نشان داده شده است.

۳- منطق‌های مد جریان متداول

۳-۱- منطق مد جریان معمولی^۱

منطق مد جریان، از یک شبکه NMOS متصل به ترانزیستورهای PMOS که در ناحیه مقاومتی بایاس شده‌اند، برای پیاده‌سازی دروازه‌های منطقی بهره می‌برد. در این نوع منطق، مسیر جریان منبع جریان، بسته به ورودی‌ها، به گونه‌ای هدایت می‌شود که جریان از یکی از بارهای PMOS عبور کند و به این ترتیب، منطق مورد نظر پیاده‌سازی می‌شود.

ساختار کلی منطق مد جریان در شکل ۱(ب) نمایش داده شده است. در ساختار منطق مد جریان، به ازای هر ورودی یک طبقه به پشته افزوده می‌گردد.

علاوه بر این، در پیاده‌سازی مدارهای پیچیده، زمانی که تعداد ورودی‌ها افزایش می‌یابد، طبقات پایین‌تر که به زمین نزدیک‌تر هستند ممکن است وارد ناحیه مقاومتی^۲ شوند. برای جلوگیری از این مشکل، استفاده از تغییر دهنده‌های سطح^۳ ضروری است.

با توجه به محدود بودن ولتاژ منبع تغذیه، در این منطق نمی‌توان دروازه‌هایی^۴ با تعداد ورودی بالا^۵ طراحی نمود. همچنین با انقباض تکنولوژی و کاهش ولتاژ منبع تغذیه به حدود زیر یک ولت این محدودیت در منطق مد جریان افزایش یافته است.

در منطق مد جریان به ازای N ورودی به N+۲ طبقه نیاز است. به عنوان مثال دروازه منطقی AND(NAND) دو، سه، چهار و پنج ورودی به ترتیب به ترتیب به چهار، پنج، شش و هفت طبقه پشته نیاز دارد. دروازه AND برای ورودی‌های گفته شده در شکل ۲ نمایش داده شده است. این بدان معناست که طراحی دروازه‌ها و زیر سیستم‌های پیچیده کم‌ولتاژ^۶ در این منطق به طور ذاتی ممنوع می‌گردد [۹]. افزایش ولتاژ منبع تغذیه با افزایش تعداد ورودی‌ها بزرگترین نقطه ضعف منطق مد جریان و مانع اصلی در استفاده از این منطق در مدارهای امروزی می‌باشد. با توجه به ویژگی‌های منطق مد جریان، در سالهای اخیر تلاش‌های زیادی برای کاهش تعداد طبقات پشته و در نتیجه

منطق‌های مد جریان به دلیل مصرف توان پایین، سرعت بالا و ثبات عملکرد در ولتاژهای پایین، به‌ویژه در کاربردهای بی‌سیم و باسیم، بسیار جذاب هستند. با گذشتن روزافزون برنامه‌های مبتنی بر پردازش سیگنال دیجیتال، نیاز به مدارهای مجتمع (IC) با سرعت بالا و دقت بیشتر به شدت احساس می‌شود. از جمله کاربردهای مهم این IC ها می‌توان به پردازش سیگنال‌های تصویری و صوتی، مبدل‌های دیجیتال به آنالوگ (DAC) و مبدل‌های آنالوگ به دیجیتال (ADC) اشاره کرد.

در این IC ها، مدارهای آنالوگ و دیجیتال معمولاً به صورت مشترک در یک سیستم پیاده‌سازی می‌شوند. یکی از چالش‌های اصلی در این سیستم‌ها، تأثیر نویز مدارهای دیجیتال بر عملکرد مدارهای آنالوگ است. نویز ناشی از سوئیچینگ در بلوک‌های دیجیتال می‌تواند از طریق زیرلایه و خطوط تغذیه به مدارهای آنالوگ منتقل شود، که این موضوع می‌تواند دقت و کارایی مدارهای آنالوگ را کاهش دهد. به‌ویژه در مدارهای با وضوح بالا، نویز تولیدی توسط منطق سنتی سی‌ماس می‌تواند مشکل‌ساز باشد و به همین دلیل، استفاده از سبک‌های منطقی جایگزین با کاهش نویز سوئیچینگ ضروری است.

یکی از موفق‌ترین سبک‌های منطقی برای حل این مشکل، منطق مد جریان است. این نوع منطق عملکردی مشابه دیجیتال دارد اما با ویژگی‌هایی که مصرف توان ثابت را در فرکانس‌های مختلف و نویز سوئیچینگ کم به همراه دارد [۱].

با کاهش ولتاژ تغذیه، توان مصرفی کاهش یافته و نوسانات خروجی کمتر می‌شود [۲]. به دلیل کاهش نویز منبع تغذیه در منطق مد جریان، این نوع مدارها محبوبیت زیادی پیدا کرده‌اند [۳] و به‌ویژه در کاربردهای دقیق سیگنال مختلط و سیستم‌های پرسرعت مورد استفاده قرار می‌گیرند. در مدارهای سیگنال مختلط، منطق مد جریان به طور موثری نویز سوئیچینگ و نویز دیجیتال القاشده به مدارهای آنالوگ را کاهش می‌دهد [۴].

با پیشرفت تکنولوژی و افزایش کاربرد دستگاه‌های قابل حمل و وسایل الکترونیکی ثلثت، نیاز به مدارها و سیستم‌های با ورودی‌های بالا افزایش یافته است. در دستگاه‌های قابل حمل، ثابت شده است که کاهش ولتاژ تغذیه به طور چشمگیری مصرف توان را کاهش می‌دهد. کاهش ولتاژ تغذیه علاوه بر کاهش اتلاف توان، نوسان منطقی خروجی را نیز کاهش می‌دهد. از آنجا که ولتاژ تغذیه با مصرف توان و سرعت سیستم ارتباط مستقیمی دارد، سیستم‌های الکترونیکی پیشرفته وابسته به بهینه‌سازی ولتاژ تغذیه هستند.

این چالش‌ها و نیازها منجر به تقاضای بیشتر برای طراحی‌های با ولتاژ پایین و کارایی بالا در سیستم‌های الکترونیکی مدرن شده است. منطق مد جریان، با توجه به ویژگی‌های منحصر به فرد خود، همچنان به عنوان یک گزینه جذاب برای طراحی مدارهای پرسرعت و با دقت بالا مورد توجه طراحان قرار دارد [۵-۸].

۴. Gate


۵. Fan-in

۶. Low VDD


۱. Conventional SCL FFMA

۲. riode

۳. Level shifter




(ب)




(الف)


شکل ۱. الف) مشخصه توان مصرفی منطق مد جریان، منطق سی ماس، منطق مد جریان چند دنباله و منطق مدجریان چند دنباله تاشونده در فرکانسهای مختلف. ب) ساختار کلی منطق مد جریان با N ورودی.




(ب)



(الف)



(د)



(ج)

شکل ۲: مدار دروازه AND الف) با دو ورودی ی) با سه ورودی ج) با چهار ورودی د) با پنج ورودی

ورودی با موفقیت در [۱۰] پیاده سازی گردیده است. در ادامه به روش‌هایی می‌پردازیم که منجر به کاهش توان مصرفی در منطق مد جریان شده است.

ساخت دروازه‌های منطقی با تعداد ورودی‌های بالا بر بستر ساختار منطق مد جریان صورت گرفته است. منطق مد جریان در مدار مالتی‌پلکسر^۱ با سه

با توجه به نیاز پیچیدگی و افزایش ورودی‌ها در مدارهای دیجیتال، روش‌های جدیدی برای کاهش ولتاژ تغذیه مورد نیاز و همچنین افزایش سرعت مدار پیشنهاد شده‌اند. یکی از این روش‌ها تکنیک دنباله سه گانه است که به عنوان یک راه‌حل برای کاهش مصرف توان از طریق کاهش یک طبقه از طبقات پشته در مدارهای دیجیتال در [۱۱] معرفی شده است. این تکنیک روی D-latch و مالتی پلکسر در [۱۲] اعمال شد.

مزیت اصلی این روش کاهش نیاز به ولتاژ تغذیه است. با توجه به اینکه ساختار دنباله سه گانه یک طبقه از طبقات پشته را با استفاده از جریان دنباله سوم کاهش می‌دهد، این روش می‌تواند منجر به طراحی مدارهای دیجیتال با عملکرد بهتر شود. با این حال، وجود حساسیت در انتخاب اندازه دقیق ترانزیستورها و افزایش چند برابر ابعاد ترانزیستور میانی، محدودیت‌هایی در کاربرد این روش ایجاد می‌کند.

از نکات مهمی که باید در نظر گرفته شود، افزایش ظرفیت خازنی ناشی از بزرگ‌تر شدن ابعاد ترانزیستورهای میانی است. این افزایش منجر به افزایش خازن‌های ذاتی ترانزیستور (پارازیتیک) می‌شود که در نهایت سرعت مدار را کاهش می‌دهد.

با توجه به این محدودیت‌ها، استفاده از منطق سه دنباله محدود به طراحی دروازه‌های با تعداد ورودی کم می‌باشد. همچنین، این منطق در پیاده‌سازی دروازه‌های پیچیده و بزرگ ناتوان است.

۳-۳- ساختار منطق مد جریان چند دنباله

منطق مد جریان چند دنباله یک نوع پیشرفته از منطق مد جریان است که بر اساس ساختار منطق مد جریان معمولی توسعه یافته است. برای پیاده‌سازی این منطق، ابتدا مدار مورد نظر در منطق مد جریان معمولی پیاده‌سازی می‌شود. سپس، زوج‌های تفاضلی در یک سطح که به دنباله یک زوج تفاضلی در سطح بالاتر خود متصل هستند، تا شده و با زوج‌های تفاضلی PMOS جایگزین می‌شوند. در نهایت، منابع جریان مناسب در نقاط ناشده قرار می‌گیرند تا جریان مداری به درستی تنظیم شود. در منطق مد جریان چند دنباله، هر دو بلوک NMOS و PMOS به کار گرفته می‌شوند و این امر امکان پیاده‌سازی دروازه‌های منطقی با ولتاژ تغذیه پایین‌تر نسبت به منطق مد جریان معمولی را فراهم می‌کند. شکل ۳(الف) ساختار این منطق را به تصویر می‌کشد. در شکل ۳(ب) دروازه منطقی AND (NAND) با پنج ورودی که این منطق تنها یک سطح از سطوح پشته را کاهش داده نمایش داده شده است.

در این نوع منطق، با تغییر در ساختار شبکه NMOS، عمق مدار (تعداد طبقات پشته) کاهش می‌یابد. این کاهش باعث می‌شود که برای پیاده‌سازی دروازه‌ها به ولتاژ منبع تغذیه کمتری نیاز باشد. منطق مد جریان چند دنباله در مقایسه با منطق سه دنباله عملکرد بهتری داشته و توانسته است دروازه‌ها را به صورت سیستماتیک و گام به گام با ولتاژ تغذیه پایین‌تری پیاده‌سازی کند [۱۳].

با این وجود، یکی از چالش‌های اصلی در این ساختار، وابستگی آن به تازدن زوج‌های تفاضلی با توجه به اتصال به زوج کاملاً تفاضلی در یک سطح بالاتر است. با افزایش تعداد ورودی‌ها و پیچیدگی مدار، امکان تازدن سطوح مختلف مدار کاهش می‌یابد و در برخی موارد حتی غیرممکن می‌شود. به همین دلیل، با افزایش تعداد ورودی‌ها و پیچیدگی مدار، ولتاژ تغذیه نیز باید افزایش یابد تا عملکرد صحیح مدار تضمین شود.

۴-۳- منطق مد جریان چند دنباله تاشونده

منطق مد جریان چند دنباله تاشونده به عنوان یک نسخه بهبود یافته از منطق مد جریان توسعه یافته است. این منطق، تمام ویژگی‌های مثبت منطق مد جریان مانند ثابت بودن مصرف توان در فرکانس‌های مختلف و ایمنی در برابر نویز را حفظ کرده و در عین حال مشکل اساسی آن، یعنی افزایش ولتاژ تغذیه با افزایش تعداد ورودی‌ها را مرتفع ساخته است. در این منطق، برخلاف منطق مد جریان که با افزایش تعداد ورودی‌ها، عمق مدار افزایش می‌یافت، تعداد بلوک‌های کنار هم (عرض منطق) افزایش می‌یابد. این تغییر ساختاری باعث می‌شود ولتاژ تغذیه ثابت بماند.

در ساختار منطق مد جریان چند دنباله تاشونده، برای هر ورودی، یک بلوک منطقی با عمق ثابت (سه طبقه) استفاده می‌شود. برای هدایت جریان بین بلوک‌ها، از آینه‌های جریان بهره گرفته می‌شود و با افزایش تعداد ورودی‌ها، تنها تعداد بلوک‌ها افزایش می‌یابد بدون آن که نیاز به افزایش ولتاژ تغذیه باشد. این ساختار امکان پیاده‌سازی دروازه‌های منطقی با ولتاژ تغذیه بسیار پایین، معادل با ولتاژ مورد نیاز یک معکوس‌کننده^۳ معمولی در منطق مد جریان (حدود ۰.۶ ولت) را فراهم می‌کند. به این ترتیب، این منطق توابع منطق OR(NOR) را با کمترین ولتاژ تغذیه پیاده‌سازی می‌کند [۱۴]. در شکل ۴(الف) ساختار کلی منطق چند دنباله تاشونده نمایش داده شده است. همان‌طور که مشاهده می‌شود، برای هر ورودی یک بلوک منطقی به همراه یک آینه جریان به طراحی اضافه می‌شود، در حالی که عمق منطق ثابت باقی می‌ماند. این ویژگی یکی از مزیت‌های کلیدی این منطق محسوب می‌شود.

در شکل ۴(ب)، پیاده‌سازی دروازه منطقی AND(NAND) یا در این ساختار نشان داده شده است. در این طراحی، عمق منطق به مراتب کمتر از سایر منطق‌هایی است که تاکنون مورد بررسی قرار گرفته‌اند. مهم‌تر از آن، عمق منطق در این ساختار ثابت است و به تعداد ورودی‌ها و پیچیدگی تابع دروازه منطقی وابسته نیست. این امر، این ساختار را از نظر عمق منطق بسیار کارآمد و در کمترین حالت ممکن قرار می‌دهد.

با این حال، به دلیل استفاده از تعداد بلوک‌های سری متعدد، نیاز به استفاده از آینه‌های جریان بیشتر وجود دارد.


این مسئله منجر به کاهش سرعت عملکرد دروازه‌های منطقی در این طراحی می‌شود. به عبارت دیگر، اگرچه عمق لاجیک در این ساختار حداقل است، اما افزایش تعداد آینه‌های جریان می‌تواند تأثیر منفی بر توان مصرفی و سرعت کل مدار داشته باشد.

نیاز به پیاده‌سازی دروازه‌های منطقی پیچیده با کمترین ولتاژ تغذیه و بالاترین سرعت ممکن، انگیزه اصلی انجام این تحقیق بوده است. هدف این


معکوس‌کننده معمولی (حدود ۰.۶ ولت) نیاز دارد. این رویکرد نه تنها باعث کاهش مصرف توان مدارهای منطقی می‌شود، بلکه باعث افزایش بهره‌وری و کاهش نویز سوئیچینگ نیز می‌گردد. به علاوه، با حفظ ویژگی‌های اصلی

تحقیق ارائه راه‌حلی است که بتواند تمامی توابع منطقی را با کمترین ولتاژ تغذیه پیاده‌سازی کند، بدون آن‌که عملکرد مدار از نظر سرعت به شدت کاهش یابد.


در این مقاله، یک طرح جامع برای پیاده‌سازی توابع منطقی بر اساس منطق مد جریان ارائه شده است که ولتاژ تغذیه‌ای معادل ولتاژ تغذیه یک



شکل ۳. الف) ساختار کلی منطق مد جریان چند دنباله (ب) دروازه منطقی AND (NAND) با ۵ ورودی.



(الف)



(ب)

شکل ۴: الف) ساختار کلی منطق مد جریان چند دنباله تاشونده (ب) دروازه منطقی AND(NAND) با ۵ ورودی.

منطق پیشنهادی ساختارمند و بر اساس یک روندنا قابل اجرا برای هر نوع دروازه منطقی می‌باشد. روندنا منطق پیشنهادی در شکل ۵ ارائه شده است.

مراحل پیاده‌سازی به صورت زیر است:

گام نخست: تابع بولی مورد نظر در ابتدا به صورت پایه در منطق مد جریان معمولی پیاده‌سازی می‌شود [۹]. این مرحله به عنوان پایه برای مراحل بعدی به کار می‌رود.

گام دوم: منطق مد جریان چند دنباله برای مدار حاصل از گام اول پیاده‌سازی می‌شود [۱۳]. این مرحله با هدف کاهش تعداد طبقات پشته انجام می‌شود. کاهش طبقات پشته موجب کاهش ولتاژ تغذیه مورد نیاز و افزایش کارایی مدار می‌شود.

منطق مد جریان، از جمله ثابت ماندن مصرف توان در فرکانس‌های مختلف و مقاومت در برابر نویز، این طرح امکان پیاده‌سازی دروازه‌های پیچیده با سرعت بالا و ولتاژ تغذیه پایین را فراهم می‌کند

۴- منطق پیشنهادی

در منطق مد جریان و ساختارهای مبتنی بر این تکنولوژی مانند سه دنباله، چند دنباله و چند دنباله تاشونده، عملکرد اصلی این منطق‌ها بر مبنای کنترل و هدایت مسیر جریان از طریق شبکه‌های NMOS یا ترکیبی از NMOS و PMOS است. جریان عبوری از این شبکه‌ها و شاخه‌های بار PMOS، منطق مورد نظر را استخراج می‌کند. به عبارت دیگر، همه این منطق‌ها از مکانیزم مشترکی برای انتخاب و کنترل مسیر جریان بهره می‌برند.

گام سوم: در این مرحله، سطح اول از سطوح پشته مدار حاصله از گام دوم نگه داشته شده و بقیه سطوح تابانده و به یک بلوک دوم منتقل می‌شوند. برای برقراری مسیر جریان و ارتباط بین بلوک‌ها، از آینه جریان استفاده می‌شود.

گام چهارم: در این مرحله، در بلوک دوم مجدداً منطق مد جریان چند دنباله پیاده‌سازی می‌شود. در این حالت، تلاش می‌شود تا تعداد طبقات پشته در بلوک دوم کاهش یابد. اگر پس از اجرای این گام، تعداد طبقات در بلوک دوم بیشتر از سه طبقه باشد، به گام سوم برمی‌گردیم و مراحل را تکرار می‌کنیم.

در نهایت، اگر تعداد طبقات در آخرین بلوک به سه طبقه برسد، تابع بولی مورد نظر با کمترین ولتاژ ممکن و کمترین تعداد بلوک‌ها پیاده‌سازی شده است. این روش منجر به کاهش مصرف توان و بهبود کارایی کلی مدارهای دیجیتال و آنالوگ می‌شود.


ساختار کلی منطق پیشنهادی، که در شکل ۶ نمایش داده شده است، در ادامه به منظور بررسی عملکرد منطق پیشنهادی دروازه AND(NAND) پیاده‌سازی شده که در نهایت یک مقایسه بین منطق‌های مطرح شده و منطق پیشنهادی برای ارزیابی انجام گردد.

برای پیاده‌سازی دروازه منطقی AND(NAND) با پنج ورودی در منطق پیشنهادی و بر اساس روندنامه ارائه شده، مراحل زیر طی شده است:

معمولی پیاده‌سازی شده است. این پیاده‌سازی در شکل ۲(د) نمایش داده شده است. این مرحله پایه‌ای برای ادامه مراحل به شمار می‌رود. گام دوم: در این گام، منطق مد جریان چند دنباله برای دروازه AND(NAND) حاصل از گام اول اجرا می‌شود. هدف این گام کاهش تعداد طبقات پشته است که به کاهش ولتاژ تغذیه منجر می‌شود. نتیجه این پیاده‌سازی در شکل ۳(ب) نمایش داده شده است.


گام اول: تابع منطقی AND(NAND) ابتدا در منطق مد جریان گام سوم: در این مرحله، اولین طبقه از طبقات پشته در بلوک اول نگه داشته می‌شود و سایر طبقات تابیده شده و به بلوک دوم منتقل می‌گردند. برای حفظ مسیر جریان بین بلوک‌ها، از آینه جریان مناسب استفاده می‌شود. این انتقال و تابیدن مدار در شکل ۷(الف) نمایش داده شده است.

گام چهارم: در بلوک دوم، منطق مد جریان چند دنباله دوباره اجرا می‌شود. این گام موجب کاهش یک طبقه از پشته مدار می‌شود و در شکل ۷(ب) نشان داده شده است.



شکل ۵: روندنامه منطق پیشنهادی

گام پنجم: بررسی جمله شرطی در روندنامه می‌باشد. در این گام با بررسی شرط مشخص می‌گردد که بلوک دوم بیش از سه طبقه دارد. بنابراین باید به گام سوم بازگشته، یک سطح از طبقات را در این بلوک نگه داشته و بقیه طبقات را به بلوک سوم منتقل کنیم. در بلوک سوم نیز منطق مد جریان چند دنباله پیاده‌سازی می‌شود. این گام در شکل ۷(ج) نمایش داده شده است.



شکل ۶: ساختار کلی منطق پیشنهادی

برای بلوک‌های با ورودی NMOS، جریان عبوری از شاخه‌ها همچنان برابر با $ISS/2$ است، اما ولتاژ مد مشترک به صورت زیر تغییر می‌کند:

$$V_{CM} = V_{DD} - (R_L \cdot I_{SS}) / 4 = V_{DD} - (V_{SW}) / 4 \quad (4)$$

برای اجرای صحیح منطق در هر دو بلوک با ورودی‌های NMOS و PMOS، ولتاژ مد مشترک نهایی بر اساس رابطه‌ی (5) تنظیم می‌شود. این رویکرد امکان پیاده‌سازی دقیق در بلوک‌هایی با ورودی NMOS و PMOS را فراهم می‌کند و به پایداری ولتاژ مد مشترک کمک می‌کند.

۲-۴ محاسبه ولتاژ تغذیه

برای بدست آوردن ولتاژ منبع تغذیه در ساختار مدار پیشنهادی، دو حالت مجزا باید در نظر گرفته شود. یکی برای بلوک‌هایی با ورودی‌های NMOS و دیگری برای بلوک‌هایی با ورودی‌های PMOS. در هر حالت، ولتاژ منبع تغذیه (V_{DD}) به پارامترهای ولتاژ سوئیچینگ، ولتاژ آستانه (V_{TH})، و ولتاژ اوردرایو (V_{OV}) بستگی دارد.

حالت اول: بلوک‌های با ورودی NMOS

در این بلوک ولتاژ منبع از طریق روابط زیر بدست می‌آید.

$$V_{DS,N} \geq V_{DS,SAT} \quad (5)$$

$$V_{DS,ISS} = V_{CM,N} - V_{GS,N} \geq V_{DS,ISS,SAT} \quad (6)$$

$$V_{DD} \geq \frac{V_{SW}}{4} + V_{GS} + V_{DS,SAT} \quad (7)$$

$$V_{DD} > \frac{V_{SW}}{4} + 2V_{OV} + V_{TH} \quad (8)$$

حالت دوم: بلوک‌های با ورودی PMOS

در این حالت نیز باید ولتاژ منبع تغذیه از طریق روابط مشابه، اما برای ترانزیستورهای PMOS محاسبه شود. ولتاژ درین-سورس برای PMOS و جریان‌های مرتبط به گونه‌ای تنظیم می‌شود که ترانزیستورهای PMOS در ناحیه فعال باقی بمانند.

در این بلوک ولتاژ منبع از طریق روابط زیر بدست می‌آید.

$$|V_{DS1M}| \geq |V_{DS1M,SAT}| \quad (9)$$

$$V_{DS,1M} = V_{DD} - (V_{CM,P}) > V_{DS1M,SAT} \quad (10)$$

$$V_{DSM} = V_{DD} - \left(\frac{V_{SW}}{4} + V_{GS} \right) > V_{DSM,SAT} \quad (11)$$

$$V_{DD} > \left(\frac{V_{SW}}{4} + V_{GS} \right) + V_{DSM,SAT} \quad (12)$$

$$V_{DD} > \left(\frac{V_{SW}}{4} + 2V_{OV} + V_{TH} \right) \quad (13)$$

با توجه به روابط (8) و (10) کمترین ولتاژ مورد نیاز منبع تغذیه برابر رابطه (14) می‌باشد.

$$\frac{V_{SW}}{4} + 2V_{OV} + V_{TH} \quad (14)$$

در نهایت، پس از بررسی دوباره شرط، با توجه به اینکه عمق بلوک سوم سه سطح است، شرط تأیید می‌شود و پیاده‌سازی دروازه منطقی AND(NAND) در منطق پیشنهادی به اتمام می‌رسد. در پیاده‌سازی دروازه AND(NAND) بر اساس منطق پیشنهادی، سطح ولتاژ تغذیه حدود ۰.۶ ولت است، که به دلیل کاهش تعداد طبقات پشته و استفاده از تکنیک‌های تاشوندگی، این ولتاژ به کمترین حد ممکن رسیده است. این در حالی است که در منطق مد جریان معمولی با هفت طبقه پشته، ولتاژ تغذیه حدود ۱.۴ ولت و در منطق مد جریان چند دنباله با شش طبقه، ولتاژ تغذیه حدود ۱.۲ ولت می‌باشد. بنابراین، هر دو منطق پیشنهادی و منطق مد جریان چند دنباله تاشونده در مقایسه با سایر روش‌ها ولتاژ تغذیه کمتری دارند.

نکته مهم دیگری که در طراحی این مدارها قابل توجه است، تعداد بلوک‌های منطقی مورد استفاده است. منطق پیشنهادی برای پیاده‌سازی دروازه AND(NAND) از سه بلوک منطقی بهره می‌برد، در حالی که منطق مد جریان چند دنباله تاشونده نیاز به پنج بلوک دارد. استفاده از بلوک‌های بیشتر به معنای استفاده بیشتر از آینه‌های جریان است که در نهایت منجر به افزایش مصرف توان و کاهش سرعت مدار می‌شود.

از طرفی، با توجه به کاهش ابعاد طراحی در فناوری‌های مدرن و محدودیت‌های فضا، استفاده بیشتر از بلوک‌ها و ترانزیستورها به معنی نیاز به مساحت بیشتری برای طراحی یک دروازه است، که یکی از عامل‌های مهم در طراحی‌های امروزی به شمار می‌آید.

نتایج شبیه‌سازی‌ها نشان می‌دهد که منطق پیشنهادی از نظر مصرف توان، ولتاژ تغذیه، سرعت مدار و مساحت طراحی نسبت به منطق‌های مد جریان معمولی و چند دنباله تاشونده عملکرد بهتری دارد. این بهبود در عملکرد به ویژه در کاربردهای ولتاژ پایین و سیستم‌های با محدودیت فضا بسیار ارزشمند است.

۱-۴ محاسبه ولتاژ مد مشترک در منطق پیشنهادی

در مدارهای مد جریان، نوسان خروجی یا ولتاژ سوئیچینگ به صورت زیر تعریف می‌شود:

$$V_{SW} = 2 \cdot R_L \cdot V_{DD} \quad (2)$$


در منطق پیشنهادی برای دروازه AND(NAND) که شامل سه بلوک است، رفتار بلوک‌ها با توجه به نوع ترانزیستورهای ورودی (PMOS یا NMOS) متفاوت است. دو حالت اصلی برای تحلیل ولتاژ مد مشترک وجود دارد:

حالت اول: بلوک‌های با ورودی PMOS

در این حالت، جریان عبوری از شاخه‌های سمت راست و چپ $ISS/2$ است. بنابراین ولتاژ مد مشترک (V_{CM}) برای بلوک‌های با ورودی PMOS به شکل زیر محاسبه می‌شود:

$$V_{CM} = (R_L \cdot I_{SS}) / 4 = V_{SW} / 4 \quad (3)$$

حالت دوم: بلوک‌های با ورودی NMOS




شکل ۷. پیاده سازی دروازه منطقی AND(NAND) در منطق پیشنهادی (الف) گام سوم (ب) گام چهارم (ج) گام آخر.

۳-۴ توان مصرفی

برای محاسبه توان مصرفی دروازه در منطق پیشنهادی، از رابطه‌ی (۱۵) یعنی ضرب ولتاژ منبع تغذیه در مجموع جریان‌هایی که از منبع تغذیه به سمت زمین جاری هستند، استفاده می‌شود. این جریان‌ها از هر بلوک در مدار عبور می‌کنند. بنابراین، با توجه به اینکه هر بلوک یک مسیر جریان از منبع تغذیه به سمت زمین دارد، تعداد مسیرهای جریانی برابر با تعداد بلوک‌ها خواهد بود. این فرمول نشان می‌دهد که هرچه تعداد بلوک‌ها بیشتر باشد یا جریان هر بلوک بیشتر باشد، توان مصرفی نیز افزایش می‌یابد.

$$P_T = \sum V_{DD} \times I_{SS} \quad (15)$$

محدوده عملیاتی برای اجرای دروازه AND(NAND) به ازای ولتاژهای مختلف در منطق‌های مد جریان، مد جریان چند دنباله، منطق مد جریان چند دنباله تا شونده و منطق پیشنهادی در شکل ۸ نمایش داده شده است.




شکل ۸: مقایسه منطق‌های مد جریان، مد جریان چند دنباله، منطق مد جریان چند دنباله تا شونده و منطق پیشنهادی در اجرای دروازه AND(NAND).

۵- شبیه‌سازی منطق پیشنهادی و مقایسه با منطق‌های مختلف

با توجه به بررسی‌های انجام شده و نتایج شکل ۸ تنها منطق پیشنهادی و منطق مد جریان چند دنباله تا شونده توانایی پیاده‌سازی دروازه AND(NAND) با سه، چهار و پنج ورودی در کمترین مقدار ولتاژ را دارند. در نتیجه، نتایج شبیه‌سازی پیاده‌سازی این دروازه در دو منطق گفته شده در

جدول ۱ نمایش داده شده است. با توجه به شبیه‌سازی‌های انجام شده در تمامی موارد، منطق پیشنهادی نسبت به منطق مد جریان چند دنباله تا شونده دارای پرتی یا از نظر سرعت و یا از نظر توان مصرفی دارد.



شکل ۹. الف شبیه‌سازی نمادین و جانمایی دروازه AND(NAND) در منطق پیشنهادی.

نتایج شبیه‌سازی نمادین^۱ و بعد از جانمایی^۲ دروازه AND(NAND) در منطق پیشنهادی در شکل ۹ نمایش داده شده است.

با توجه به این مهم که حداقل ولتاژ تغذیه برای دروازه‌های منطقی در منطق مد جریان بستگی به تعداد ورودی‌های منطقی مدار دارد [۱۵]. با توجه به اینکه از روش منطق مد جریان چند دنباله در منطق پیشنهادی استفاده می‌گردد، نتایج شبیه‌سازی بین منطق پیشنهادی و منطق مد جریان چند دنباله در شکل ۱۰ (الف) نمایش داده شده است. منطق مد جریان چند دنباله در بهترین حالت به ولتاژ ۱.۲ ولت برای عملکرد صحیح دروازه منطقی نیاز دارد در حالیکه منطق پیشنهادی با ۰.۶ ولت به درستی عمل می‌کند. به منظور بررسی دقیق‌تر عملکرد منطق پیشنهادی نسبت به سایر منطق‌های بحث شده، نتایج شبیه‌سازی دروازه AND(NAND) با پنج ورودی در نمایش داده شده است. همانطور که انتظار می‌رود منطق پیشنهادی عملکرد بهتری نسبت به سایر منطق‌های ارائه شده دارد.

در این بررسی، دروازه منطقی AND(NAND) در چهار ساختار مختلف: منطق مد جریان معمولی، منطق مد جریان چند دنباله، منطق

مد جریان چند دنباله تا شونده، و منطق پیشنهادی پیاده‌سازی شده است. هر چهار ساختار تحت شرایط ورودی و ولتاژ یکسان مورد ارزیابی قرار گرفته‌اند.

در بررسی توان مصرفی منطق پیشنهادی نسبت به منطق مد جریان معمولی، منطق مد جریان چند دنباله و منطق مد جریان چند دنباله تا شونده توان مصرفی را ۲۲، ۱۶ و ۲۴ درصد کاهش داده است.

برای بررسی دقیق‌تر عملکرد این منطق‌ها، عامل توان در تأخیر^۳ (PDP) مورد ارزیابی قرار گرفته است. این عامل نشان‌دهنده ترکیبی از توان مصرفی و تأخیر مدار است که یکی از مهم‌ترین معیارها در طراحی مدارهای دیجیتال با کارایی بالا می‌باشد. کاهش در این عامل به معنای بهبود هم‌زمان در بهره‌وری انرژی و سرعت مدار است.

نتایج این ارزیابی نشان می‌دهد که عامل توان در تأخیر، منطق پیشنهادی نسبت به منطق مد جریان، منطق مد جریان چند دنباله و منطق چند دنباله تا شونده به ترتیب ۵۳ درصد و ۹.۸ درصد و ۲۳ درصد کاهش یافته است. این موضوع نشان‌دهنده کارایی بالاتر منطق پیشنهادی در شرایط مختلف می‌باشد، به ویژه برای کاربردهایی که بهینه‌سازی توان و سرعت هم‌زمان اهمیت دارد.

۵-۱- تحقق منطق پیشنهادی در نمونه‌های دیگر

دروازه‌های منطقی، زنجیر تولید کننده رقم نقلی ۸ بیتی^۴ در شکل ۱۱ (الف) نمایش داده شده است. بلوک پایه زنجیره تولید رقم نقلی ۸ بیتی در منطق پیشنهادی و منطق مد جریان پیاده‌سازی و مقایسه شده است. برای پیاده‌سازی منطق پیشنهادی طبق روندنمای ارائه شده در شکل ۵ اقدام شده است. بلوک پایه از دروازه تولید کننده رقم نقلی هشت بیتی در منطق مد جریان و منطق پیشنهادی در شکل ۱۱ (ب) و (ج) نمایش داده شده است. دروازه تولید کننده رقم نقلی یک بیتی که همان بلوک پایه از دروازه تولید کننده رقم نقلی هشت بیتی می‌باشد، در منطق مد جریان دارای پنج طبقه و حداقل ولتاژ یک ولت برای منبع تغذیه می‌باشد.

در اجرای دروازه تولید کننده رقم نقلی یک بیتی در منطق پیشنهادی با توجه به اینکه در این منطق برای اجرای هر دروازه‌ای تعداد طبقات در بلوک‌ها ثابت (برابر با سه طبقه) می‌باشد، در نتیجه ولتاژ منبع تغذیه برابر ۰.۶ ولت می‌باشد.

برای ساخت دروازه تولید کننده رقم نقلی هشت بیتی، نیاز به هشت دروازه‌های تولید کننده رقم نقلی یک بیتی و چیدمان متوالی آنها می‌باشد. در جدول ۲ تأخیر و توان مصرفی متوسط دروازه تولید کننده رقم نقلی هشت بیتی در دو منطق مقایسه شده است.

۳. Power-Delay Product



۴. ۸-bit Carry generator chain

۱. Symbolic



۲. Layout

جدول ۱: مقایسه منطق پیشنهادی با منطق مد جریان چند دنباله تاشونده در پیاده‌سازی دروازه AND(NAND)


دروازه منطقی AND(NAND)	۱۸۰ نانومتری		۴۵ نانومتری		۲۲ نانومتری	
	مد جریان چند دنباله تاشونده	منطق پیشنهادی	مد جریان چند دنباله تاشونده	منطق پیشنهادی	مد جریان چند دنباله تاشونده	منطق پیشنهادی
دروازه با سه ورودی	توان مصرفی (uW)	۱.۹۶	۱.۸۸	۱.۱	۰.۵۸۰	۰.۲۵۳
	تاخیر (ps)	۹۰۵.۴	۸۳۸.۱	۲۹۸.۵	۴۲۸.۴	۷۸۸
	تاخیر * توان (fJ)	۱.۷۸	۱.۵۸	۰.۳۳	۰.۲۵	۰.۲
دروازه با چهار ورودی	توان مصرفی (uW)	۲.۱۸	۰.۹۰۲	۰.۸۴	۰.۷۹	۰.۲۱
	تاخیر (ps)	۱۸۰۲	۱۳۲۵	۲۹۳۳	۳۱۶.۷	۶۷۷
	تاخیر * توان (fJ)	۳.۹۳	۱.۲۰	۲.۴۵	۰.۲۵	۰.۱۴
دروازه با پنج ورودی	توان مصرفی (uW)	۱.۸۷	۰.۴۴۷	۰.۷۸	۰.۹۷	۰.۲۶
	تاخیر (ps)	۶۵۳.۹	۶۳۰.۳	۱۹۸۱	۲۲۸.۵	۸۴۵
	تاخیر * توان (fJ)	۱.۲۲	۰.۲۸۲	۱.۵۴	۰.۲۲	۰.۲۲



شکل ۱۰ الف) نتایج شبیه سازی دروازه AND(NAND) در منطق مد جریان چند دنباله و در منطق پیشنهادی (ب) مقایسه منطق پیشنهادی با سایر منطق‌های مد جریان



شکل ۱۱ الف) بلوک رقم نقلی ۸ بیتی (ب) بلوک پایه مدار رقم نقلی در منطق مد جریان (ج) بلوک پایه مدار رقم نقلی در منطق پیشنهادی.



شکل ۱۲. جانمایی و نتایج شبیه سازی جانمایی و نمادین در منطق پیشنهادی (الف) جانمایی رقم نقلی یک بیتی (ب) نتایج جانمایی و نمادین رقم نقلی یک بیتی.

منابع

- [۱] I. Savidis, S. Kose, and E. G. Friedman, "Power noise in TSV-based 3-D integrated circuits," *IEEE Journal of Solid-State Circuits*, vol. ۴۸, no. ۲, pp. ۵۸۷-۵۹۷, ۲۰۱۲.
- [۲] A. Tajalli, E. J. Brauer, Y. Leblebici, and E. Vittoz, "Subthreshold source-coupled logic circuits for ultra-low-power applications," *IEEE Journal of Solid-State Circuits*, vol. ۴۳, no. ۷, pp. ۱۶۹۹-۱۷۱۰, ۲۰۰۸.
- [۳] F. Centurelli, G. Scotti, and G. Palumbo, "0.5-V Frequency Dividers in Folded MCML Exploiting Forward Body Bias: Analysis and Comparison," *Electronics*, vol. ۱۰, no. ۱۲, p. ۱۳۸۳, ۲۰۲۱.
- [۴] M. Anis, M. Allam, and M. Elmasry, "Impact of technology scaling on CMOS logic styles," *IEEE Transactions on Circuits and Systems II: Analog and Digital Signal Processing*, vol. ۴۹, no. ۸, pp. ۵۷۷-۵۸۸, ۲۰۰۲.
- [۵] S. Fan, Z. Wang, H. Xu, H. Xu, W. Zhen, and X. Zheng, "A ۲۰۰-Gb/s ۷۰-GHz-bandwidth ۲: ۱ analog multiplexer in ۱۳۰-nm SiGe BiCMOS process," *IEICE Electronics Express*, p. ۲۱, ۲۰۲۴۰۰۹۹, ۲۰۲۴.
- [۶] J. Schoepfel, T. T. Braun, J. Hellwig, H. Rücker, and N. Pohl, "A ۷۹ GHz SiGe Doherty Power Amplifier Suitable for Next-Generation Automotive Radar," *IEEE Journal of Microwaves*, ۲۰۲۴.
- [۷] M. Sokol, Pavol Galajda, Jan Saliga, and Patrik Jurik, "Design of AD Converters in ۰.۳۵ μm SiGe BiCMOS Technology for Ultra-Wideband M-Sequence Radar Sensors," *Sensors* 24, no. ۹, ۲۸۳۸, ۲۰۲۴.
- [۸] Y. Wenger, H. J. Ng, F. Korndörfer, B. Meinerzhagen, and V. Issakov, "Differential-mode power detection for built-in self-test of SiGe automotive radar transceiver front ends," *IEEE Transactions on Microwave Theory and Techniques*, ۲۰۲۴.
- [۹] M. Alioto and G. Palumbo, *Model and design of bipolar and MOS current-mode logic: CML, ECL and SCL digital circuits*. Springer Science & Business Media, ۲۰۰۶.
- [۱۰] M. Alioto and G. Palumbo, "Power-delay optimization of D-latch/MUX source coupled logic gates," *International Journal of Circuit Theory and Applications*, vol. ۳۳, no. ۱, pp. ۶۵-۸۶, ۲۰۰۵.
- [۱۱] K. Gupta, N. Pandey, and M. Gupta, *Model and design of improved current mode logic gates*. Springer, ۲۰۲۰.
- [۱۲] M. Alioto and G. Palumbo, "Feature-Power-aware design techniques for nanometer MOS current-mode logic gates: a design framework," *IEEE Circuits and Systems Magazine*, vol. ۶, no. ۴, pp. ۴۲-۶۱, ۲۰۰۶.
- [۱۳] M. B. Ghaznavi-Ghoushchi and S. A. H. Ejtahed, "MTCML: Analysis, design and optimization of an alternative shallow-depth multiple-tail current mode logic," *Microelectronics Journal*, vol. ۶۷, pp. ۵۷-۷۰, ۲۰۱۷.
- [۱۴] G. Palumbo and G. Scotti, "A Multi-Folded MCML for Ultra-Low-Voltage High-Performance in Deeply Scaled CMOS," *IEEE Transactions on Circuits and Systems I: Regular Papers*, vol. ۶۷, no. ۱۲, pp. ۴۶۹۶-۴۷۰۶, ۲۰۲۰.
- [۱۵] M. Rafiee and M. Ghaznavi-Ghoushchi, "Design of low-voltage shallow-depth differential source coupled logic using feedback and feedforward techniques," *Microelectronics Journal*, vol. ۸۶, pp. ۱۴۰-۱۴۹, ۲۰۱۹.

جدول ۲. مقایسه بلوک سازنده رقم نقلی هشت بیتی در منطق‌های مد جریان و

پیشنهادی (در تکنولوژی ۱۸۰ نانومتر).

تولید کننده رقم نقلی	تعداد ترانزیستور	توان مصرفی (uW)	تأخیر (ns)	PDP (fJ)
منطق مد جریان	۱۲۱	۱۰۹.۱	۳۲۱۷.۹	۳۵۱.۲
منطق پیشنهادی	۱۵۳	۱۹.۷	۵۹۷.۷	۱۱.۸

۵-۲ مقایسه و بررسی جانمایی و شبیه‌سازی نمادین و بعد از جانمایی

در شبیه‌سازی دروازه تولید کننده رقم نقلی برای بررسی اثرات خازن‌ها و مقاومت‌های مسیر نسبت به حالت نمادین، نتایج بعد از جانمایی این دروازه نیز بررسی گردیده‌است. در شکل ۱۲ (الف) جانمایی تولید کننده رقم نقلی یک بیتی^۱ و در شکل ۱۲ (ب) نتایج و مقایسه شبیه سازی نمادین و بعد از جانمایی رقم نقلی یک بیتی در منطق پیشنهادی نمایش داده شده است.

این دروازه در تکنولوژی ۱۸۰ نانومتری شبیه سازی گردیده است و مساحت اشغال شده توسط دروازه رقم نقلی یک بیتی برابر با ۳۰۳.۶ μm^۲ می‌باشد.

۶- جمع‌بندی

در این مقاله، منطق پی پیشنهادی امکان طراحی دروازه‌های توابع منطقی را با کمترین ولتاژ ممکن، معادل ولتاژ مورد نیاز برای یک معکوس کننده در منطق مد جریان (۰.۶ ولت)، فراهم می‌کند. کاهش سطح ولتاژ عملیاتی دروازه‌ها مستقیماً به کاهش توان مصرفی آنها منجر می‌شود. در مقایسه با دیگر منطق‌ها، توان مصرفی دروازه AND(NAND) در منطق پیشنهادی به ترتیب در مقایسه با منطق مد جریان، منطق مد جریان چند دنباله، و منطق مد جریان چند دنباله تا شونده به میزان ۲۲ در صد، ۱۶ در صد، و ۲۴ در صد کاهش یافته است.

به منظور بررسی جامع‌تر، هر دو عامل توان و تأخیر نیز تحلیل شده و عامل توان-تأخیر در منطق‌های مختلف ارزیابی شد. نتایج نشان می‌دهد که عامل توان-تأخیر در منطق پیشنهادی نسبت به منطق مد جریان، منطق مد جریان چند دنباله، و منطق مد جریان چند دنباله تا شونده به ترتیب ۵۳ در صد، ۹.۸ در صد، و ۲۳ در صد بهبود یافته است.

علاوه بر این، مقایسه بلوک پایه دروازه تولید کننده رقم نقلی بین منطق پیشنهادی و منطق مد جریان نشان می‌دهد که منطق پیشنهادی به طور چشمگیری توان مصرفی کمتری را استفاده می‌کند، که این ویژگی آن را به گزینه‌ای کارآمدتر از نظر مصرف انرژی در طراحی مدارهای منطقی تبدیل می‌نماید.

^۱. bit Carry generator chain

In the name of God

**Journal of
Modern Researches In AVIONIC**

Vol. ۱/No. ۱/۲۰۲۴

Belongs to: Shahid Sattari Aeronautical University
of Science and Technology (SSAUT)

Manager in charge Dr. B. Hadian

Editor in chief: Dr. J. Mazloun

Manager: Dr. GH. Sarlak

Editors: Dr. M. J. Rezaei

Typeset & publish SSAUT Publication

Address: Tehran- Azadi Square- Mehrabad
neighborhood- Shamshiri Blvd.

Postal Code: ۱۳۸۴۶-۶۳۱۱۳

Tel/Fax: ۰۰۹۸-۲۱-۶۶۱۹۳۰۳۹

Website: www.mreea.ir

E-mail: mreea.sttari@gmail.com



Editorial Board (In alphabet order)

Dr. H. Radmanesh

Dr. S. M. Mousavi

Dr. F. Hossein Babaei

Dr. G. Babamalek Gharepetian

Dr. M. H. Moayeri

Indexed in:



Journal

Modern Research in Electrical and Electronics Aviation Engineering

Vol. 1, No. 1, Winter 2025

Fuzzy Bitrate Control for Multiview HEVC Video	1
(Farhad Raufmehr, Atiyeh Hosseini, Mehdi Rezaei)	
Interpretation of MOS Transistor Performance Trade-offs in Analog and RF Circuits Using the Inversion Coefficient and the EKV Model	11
(Gholamreza Khademevatan, Ali Jalali)	
Design of a Surface Wave Duplexer Based on Tensor Impedance Surfaces with a CPW-Fed Launcher	28
(Mojtaba Mighani, Rasoul Kord)	
A New Routing and Allocation Algorithm in Flexible Optical Networks	37
(Yaghoub Khorasani)	
Active noise control using adaptive filters, implemented in a single-channel duct and a multi-channel cockpit	45
(Ebrahim Shafiei and etc)	
Presenting a Novel Method Based on Current-Mode Logic to Improve the Speed and Power Consumption of Logic Gates	60
(Reza Malmir, Mohammadreza Ghaznavi Ghouschi)	