منطق‌های مد جریان به دلیل مزایای چشمگیری همچون مصرف توان پایین، ثبات مصرف توان در طیف وسیعی از فرکانس‌ها، ایمنی در برابر نویز مشترک و نوسان خروجی بیشتر، به‌ویژه در کاربردهای ولتاژ پایین بی‌سیم و با سیم، به یکی از گزینه‌های جذاب در طراحی مدارها تبدیل شده‌اند. در این مقاله، یک طراحی نوین به نام منطق مد جریان چندگانه تاشوی درهم برای اجرای توابع منطقی با بیش از دو ورودی ارائه می‌شود. این مدار با استفاده از تا زدن جفت‌های کاملاً تفاضلی و جایگزینی جفت‌های دیفرانسیل NMOS و PMOS و همچنین بهره‌گیری از آینه‌های جریان مناسب بین بلوک‌ها طراحی شده است. این طراحی باعث می‌شود که دروازه‌ها با ولتاژی برابر با ولتاژ مورد نیاز یک معکوس‌کننده معمولی در منطق مد جریان (حدود 0.6 ولت) عمل کنند. در این مقاله، جزئیات تحلیل مدار، بهینه‌سازی، و رویکردهای پیاده‌سازی طراحی بررسی شده است. نتایج شبیه‌سازی‌های پس از چیدمان با استفاده از فناوری استاندارد سی‌ماس با ابعاد 180 نانومتر نشان می‌دهد که در پیاده‌سازی دروازه ضرب‌کننده ، توان مصرفی در مقایسه با منطق مد جریان معمولی، منطق مد جریان چند دنباله و منطق مد جریان چند دنباله تاشوی به ترتیب 22%، 16% و 24 % کاهش یافته است. علاوه بر این، مولفه حاصلضرب تأخیر در توان در منطق پیشنهادی نسبت به منطق‌های مد جریان، منطق مد جریان چند دنباله و منطق مد جریان چند دنباله تاشوی به ترتیب 53%، 9.8% و 23% کاهش یافته است. همچنین شبیه‌سازی در تکنولوژی‌های جدید PTM 45nm و PTM 22nm ، بهبود عملکرد روش پیشنهادی را تایید می‌کنند.